ARM920T处理器（电子信息）.pptxVIP

嵌入式系统设计与开发ARM920T处理器ARM920T处理器1.1 ARM920T功能模块1.2 ARM920T功能概述 本节主要讨论ARM920T处理器的相关的组织结构和功能划分。 ARM9系列处理器/芯片可分为：①以ARM9TDMI为CPU核的基于ARMv4T体系结构的普通ARM9系列处理器/芯片；②以ARM9E和ARM9EJ为处理器核的基于ARMv5TE和ARMv5TEJ体系结构的、具有DSP和Java扩展功能的系列处理器/芯片。基于ARM9TDMI CPU核的处理器包括ARM920T、ARM922T和ARM940T，它们的特性见表10.1，其中的“√”号表示具有该特性，“╳”号表示不具有该特性。表10.1 基于ARM9TDMI处理器核的处理器性能对比1.1 ARM920T功能模块 ARM920T是在ARM9TDMI的基础上分别增加了16K的指令和数据cache、数据和指令存储器管理单元MMU、写缓冲器及协处理器CP15，各单元之间通过AMBA（advanced microcontroller bus architecture）总线同总线主控单元相连。其功能模块框图如图10.3所示。图10.3 ARM920T功能模块框图1.2 ARM920T功能概述 1. 指令、数据caches指令和数据cache的大小都是16KB，采用64路相连的分段式CAM-RAM组织。每个cache分为8段，每段64行。段由A[7:5]寻址。每行8个字（32字节），支持以256字节为单位的锁定（对应每段一行），替换策略为伪随机或循环替换策略，由CP15寄存器1的RR位（位14）决定，CP15将在下面详细介绍。如果cache未命中，就从存储器中一次将整行8个字全部重新读入。其中指令cache是只读的，数据cache采用读出和回写策略。 2. 写缓冲器 写缓冲器是可以保存4个地址和16个数据字的buffer。 3. AMBA总线接口 ARM920T有一个双向的ASB（advanced system bus）总线接口，用于完成ASB上的主模块接口功能。如果添加三态驱动则该接口也可以完成ASB总线上的从模块接口功能，这样接口就变成了主从都可以运行的接口。通过增加一个组合包装（synthesizable wrapper）ARM920T就可以完成AHB总线主从接口的功能（有关ARM总线见10.3.1节）。 4. 跟踪接口 跟踪接口完成嵌入式跟踪宏ETM9和外界连接、通信的功能。 5. 指令、数据MMU 由于ARM9采用的哈佛结构即数据和指令分开存储，这样相应的cache和MMU都是由两个分开部分构成。MMU是用来管理虚拟内存系统的硬件。用于完成将虚拟地址转换成物理地址和控制存储器的存储权限，主要对ARM9TDMI的指令和数据地址接口提供传输和访问允许检查，提供地址信号的传输和保护规划。MMU中少量存储空间存放从虚拟地址到物理地址的匹配表TLB（translation lookaside buffers）。TLB中是虚拟地址及其对应的物理地址、访问权限、域和映射类型等。当ARM9TDMI对某一虚拟地址进行访问时，MMU首先查看自己的TLB表，如果没有查到对应的地址信息则进行转换表漫游操作，并将查到的信息保存在TLB中，而后根据TLB表进行操作。是否使用MMU的两级虚拟地址管理功能在ARM920T中实际上是由CP15协处理器决定。如果MMU被关掉，那么如图10.3所示相应的指令和数据虚拟地址直接由IMVA（instruction modified virtual address）和DMVA（data modified virtual address）输入到IPA（instruction physical address）和DPA（data physical address）中，即由虚拟地址直接变成物理地址。 6. 系统控制协处理器（system control coprocessor）CP15 提供ARM9TDMI寄存器以外的寄存器，用于配置并控制ARM920T的caches、MMU、时钟类型和大小端操作等系统操作。从某种意义上说，CP15实际上就是ARM920T的系统控制器。下面主要是结合CP15各个寄存器的介绍来说明CP15的工作原理和在ARM920T中的作用。 CP15寄存器和功能描述见表10.2，表中的未知表示这种操作产生的结果是未知的，或者说是没意义的，即表示对应的寄存器是只读的或者只写的。其中的未定义表示寄存器保留未使用。下面介绍部分寄存器的使用和功能，以便读者对CP15的功能有所了解。表10.2 CP15寄存器和功能描述 见表10.2，表中有两个寄存器0，使用的时候怎样区别呢？通过第3章的学习可以知道协处理器寄存器的访问只能通过MCR/