北京大学数字逻辑电路期末考试试题及参考答案.docxVIP

装 订 线题号一二 装 订 线 题号 一 二 三 四 五 六 七 八 总分 分数 阅卷人 北京大学信息技术学院期末考试试卷 考试科目： 数字逻辑电路 姓名： 学号： 考试时间： 2008 年 06 月 19 日 任课教师: 内 不 要 答 题 考 场 纪 律 1． 请持学生证入场考试， 并按指定座位就座；除必要的文具和教师指定的用 具用书外，其他所有物品包括手机、呼机、MP3、电子词典、书籍、笔记、 纸张等严禁带入座位， 必须放在指定位置。凡有试题印制问题请向监考教 师提出，不得向其他考生询问。 2． 认真、诚实、独立并在规定时间内完成答卷， 严禁任何形式的违纪作弊行 为；否则，本答卷成绩以 0 分记， 并根据《北京大学本科考试工作与学术 规范条例》给予纪律处分。 3． 提前交卷的考生不要在考场逗留， 不要在门口、窗外大声喧哗。考试结束 时间到，请停止答卷， 在座位等候监考教师收卷并清点完毕，方可离开考 场；考题和试卷不得带出考场。 以下为试题和答题纸，共 12 页。 1 一．填空题（15 分） 1 ．4 比特二进制减计数器的初始状态从高位到低位依次为 QDQCQBQA＝ 0101，经过 7 个有效时钟周期后， 其状态为 QDQCQBQA＝___________ 2．同步时序逻辑电路最简状态转移图中含 m 个状态，假定该电路所用 触发器个数为 n，则 m 和 n 应满足如下关系_____________；用二进 制异步计数器从 0 计到 87，至少需要_____________级 D 触发器 3．三个级联非门首尾相接构成的电路，会产生____________现象； 4．由与非门构成的 RS 触发器，其特征方程为____________ 5．常见的 AD 转换器有并行比较型、逐位比较型和双积分型 ADC 等， 其中转换速度最快的是____________ 6 ．FPGA 是________________________________________的英文缩写 7．若一个存储器的容量是 512K×8，则其地址位宽为___________ 8．判断题（正确填 T，错误填 F） 1）VHDL 中不区分大小写，注释以“- ”开头 _____ 2）VHDL 中实体名、结构体名都必须与该 VHDL 文件名相同 _____ 3）5V 标准的 TTL 和 CMOS 中小规模组件可以直接相联 _____ 9．现有 8 位二进制补码表示的有符号数 A=1010101 和 B=1010，则： A+B=___________，加法运算结果_____溢出， _____进位； A?B=___________，减法运算结果_____溢出， _____借位。 二．（ 15 分）分析如图所示电路。根据RD 、A 和 B 的输入波形画出 Q1 和 Q2 波形（假定所有触发器初态为 0），说明电路功能。 2 Q 1DQ C1RQ 1DQ C1RDDDQ 1DQ C1RDQ 1DQ C1RQ1A Q 1D Q C1 R Q 1D Q C1 R D D D Q 1D Q C1 R D Q 1D Q C1 R Q1 A 装订线内 不要答题 Q2 B RD R B Q1 Q2 答： 三． （20 分） 同步时序逻辑电路设计： 按照附表， 用 D 触发器和门电路 设计一个计数器。说明计数过程，画出逻辑图。 N Q2 Q1 Q0 0 0 0 0 1 1 0 0 2 1 1 0 3 0 1 1 4 1 0 1 5 0 1 0 6 0 0 1 答： 3 Q0Q1 Q0 Q1 Q D Q 装 订 线 内 不 要 答 题 四．（ 15 分）分析如图所示的可编程逻辑电路 1）作出状态转移图，说明电路功能 CLK 5 tPD：该参数适用于组合逻辑电路输出。它是指信号从一个输入引脚、 或双向引脚、或“反馈”引脚输入传送到组合型输出的传播延迟。 “反 馈”输入是“与或”阵列的一个内部输入， 该阵列由一个内部宏单元 的寄存器型输出驱动。 tCO：该参数适用于寄存器型输出。它是指从 CLK 的上升沿开始， 到 产生一个输出为止的传播延迟。 tCF：该参数也适用于寄存器型输出。它是指从 CLK 的上升沿开始， 到一个宏单元的寄存器型输出被送回