时序逻辑电路练习题.docxVIP

一、填空题 1. 基本 RS 触发器，当 R 、 S 都接高电平时，该触发器具有 功能。 2．D 触发器的特性方程为 ；J-K 触发器的特性方程为 。 3．T 触发器的特性方程为 。4．仅具有“置 0”、“置 1”功能的触发器叫 。 时钟有效边沿到来时，输出状态和输入信号相同的触发器叫 。 若D 触发器的D 端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为 。 JK 触发器 J 与 K 相接作为一个输入时相当于 触发器。 触发器有 个稳定状态，它可以记录 位二进制码，存储 8 位二进制信息需要 个触发器。 时序电路的次态输出不仅与即时输入有关，而且还与 有关。 时序逻辑电路一般由 和 两部分组成的。 计数器按内部各触发器的动作步调，可分为 计数器和 计数器。 按进位体制的不同，计数器可分为 计数器和 计数器两类；按计数过程中数字增减趋势的不同，计数器可分为 计数器、 计数器和 计数器。13．要构成五进制计数器，至少需要 级触发器。 设集成十进制（默认为 8421 码）加法计数器的初态为 Q Q Q Q ＝1001，则经 过 5 个 CP 脉冲以后计数器的状态为 。 4 3 2 1 将某时钟频率为 32MHz 的 CP 变为 4MHz 的 CP，需要 个二进制计数器。 在各种寄存器中，存放 N 位二进制数码需要 个触发器。 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数 移 位，需要 个移位脉冲。 某单稳态触发器在无外触发信号时输出为 0 态，在外加触发信号时，输出跳变为 1 态，因此其稳态为 态，暂稳态为 态 。 19．单稳态触发器有 _个稳定状态，多谐振荡器有_ 个稳定状态。 单稳态触发器在外加触发信号作用下能够由 状态翻转到 状态。 集成单稳态触发器的暂稳维持时间取决于 。 多谐振荡器的振荡周期为 T=tw +tw ，其中 tw 为正脉冲宽度，tw 为负脉冲宽 1 2 1 2 度，则占空比应为 。 施密特触发器有 个阈值电压，分别称作 和 。 触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。25．施密特触发器常用于波形的 与 。 二、选择题 R-S 型触发器不具有( )功能。 保持 B. 翻转 C. 置 1 D. 置 0 触发器的空翻现象是指（ ） 一个时钟脉冲期间，触发器没有翻转 B.一个时钟脉冲期间，触发器只翻转一次 C.一个时钟脉冲期间，触发器发生多次翻转D.每来 2 个时钟脉冲，触发器才翻转一次 欲得到 D 触发器的功能，以下诸图中唯有图（A）是正确的。 对于 JK 触发器，若希望其状态由 0 转变为 1，则所加激励信号是( ) =0X =X0 =X1 =1X 电路如图所示，D 触发器初态为 0，则输出波形为( B )。 下列触发器中不能用于移位寄存器的是( )。触发器 触发器 C.基本 RS 触发器 D.负边沿触发 D 触发器 下面 4 种触发器中，抗干扰能力最强的是( ) A.同步 D 触发器 B.主从 JK 触发器 C.边沿 D 触发器 D.同步 RS 触发器 为使触发器可靠地翻转，输入信号必须先于时钟信号有效，这段时间间隔称为( )。 延迟时间 B.保持时间 C.建立时间 D.转换时间 按各触发器的 CP 所决定的状态转换区分，计数器可分为（ ）计数器。 加法、减法和可逆 B．同步和异步 C．二、十和M 进制 触发器是一种 （ ）。 A、单稳态电路 B、双稳态电路 C、无稳态电路 至少( )片 74197（集成 4 位二进制计数器）可以构成 M=1212 的计数。A. 12 B. 11 C. 3 D. 2 12．555 定时器组成的多谐振荡器属于（ ）电路。A．单稳 B．双稳 C．无稳 13．能起到定时作用的电路是（ ） A．施密特触发器 B．双稳态触发器 C．多谐振荡器 D．单稳态触发器14．模为 64 的二进制计数器，它有（ ）位触发器构成。 15．555 定时器电源电压为 V ，构成施密特触发器其回差电压为( ) V CC CC 1 2 2 3 D. 1 V3 CC V 下列时序电路的状态图中，具有自启动功能的是( B ) 多谐振荡器与单稳态触发器的区别之一是( ) A.前者有 2 个稳态，后者只有 1 个稳态 前者没有稳态，后者有 2 个稳态 前者没有稳态，后者只有 1 个稳态 两者均只有 1 个稳态，但后者的稳态需要一定的外界信号维持 构成的单稳态触发器的触发脉冲宽度 t 与暂稳态维持时间 t 之间应满足( )。 t t i w  t =t i w i t t i w w 没有关系