总线技术与总线标准教材.pptVIP

* 异步并行总线时序 特点：系统中可以没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信，以确定下一步的动作 优点：全互锁方式可靠性高，适应性强 缺点：控制复杂，交互的联络过程会影响系统工作速度 地址信号 数据信号 主设备 联络信号 从设备 联络信号 ① ③ ② ① 准备好接收 （M发送地址信号） ③已收到数据 （M撤销地址信号） ④ ④完成一次传送 （S撤销数据信号） ②已送出数据 （S发送数据信号） 第三十一页，共五十七页。 * 半同步并行总线时序 特点：同时使用主模块的时钟信号和从模块的联络信号 优点：兼有同步总线的速度和异步总线的可靠性与适应性 Ready信号可作为慢速设备的异步联络信号 CLK信号作为快速设备的同步时钟信号 第三十二页，共五十七页。 4.2 总线标准 总线标准包括： 逻辑规范：逻辑信号电平 时序规范 电气规范 机械规范 通信协议 * 第三十三页，共五十七页。 ATA（Advanced Technology Attachment） SCSI （Small Computer System Interface ） 16位的PC/AT（ISA）总线 32位的PC386（EISA）总线 32位或64位的PCI局部总线 VXI、IEEE488(GPIB) 常用总线分类 串行总线 并行总线 RS232、USB、1394、SPI、现场总线 SATA、SAS 系统外总线 系统内总线 第三十四页，共五十七页。 常见总线分类 总线 类型 数据传送格式 时序控制方式 支持PnP (即插即用) 位置分类 PCI 并行 同步 PnP 系统内总线 ISA 并行 同步 不支持 系统内总线 USB 串行 同步或异步 PnP, 热插拔 系统外总线 SPI 串行 同步 不支持 系统外总线 I2C 串行 同步 不支持 系统外总线 RS232 RS422 RS485 串行 异步 不支持 系统外总线 第三十五页，共五十七页。 * 4.2.1 SoC的片内总线 片上总线特点 简单高效 结构简单：占用较少的逻辑单元 时序简单：提供较高的速度 接口简单：降低IP核连接的复杂性 灵活，具有可复用性 地址/数据宽度可变、互联结构可变、仲裁机制可变 功耗低 信号尽量不变、单向信号线功耗低、时序简单 片内总线标准 ARM的AMBA 、IBM的CoreConnect Silicore的Wishbone、Altera的Avalon 第三十六页，共五十七页。 * ARM的AMBA: Advanced Microcontroller Bus Architecture 先进高性能总线AHB （Advanced High-performance Bus） 适用于高性能和高吞吐设备之间的连接，如CPU、片上存储器、DMA设备、DSP等 先进系统总线ASB（Advanced System Bus） 适用于高性能系统模块。与AHB的主要不同是读写数据采用了一条双向数据总线 先进外设总线APB（Advanced Peripheral Bus） 适用于低功耗外部设备，经优化减少了功耗和接口复杂度 适合较复杂的应用，需要遵守较简单的操作协议；拥有众多的第三方支持 第三十七页，共五十七页。 ARM处理器核 宽带片上 RAM DMA控制器 宽带外部 RAM接口 桥 UART PIO 定时器 键盘控制器 AHB或ASB总线 APB总线 AHB的特性 ： 单个时钟边沿操作； 非三态的实现方式； 支持突发传输； 支持分段传输； 支持多个主控制器（最多16个模块）； 可配置32位～128位总线宽度； 支持字节、半字和字的传输。 典型的AMBA构架 第三十八页，共五十七页。 4.2.2 PCI总线 PCI(Peripheral Component Interconnect)，外部设备互连总线，在CPU与外设之间提供了一条独立的数据通道，使得每种设备都能直接与CPU联系，支持即插即用 PCI总线信号 必备的PCI总线信号包括地址信号、数据信号、接口控制信号、错误报告信号、仲裁信号和系统信号 可选的PCI总线信号包括64位总线扩展信号、接口控制信号、中断信号、Cache支持信号和边界扫描信号 * 第三十九页，共五十七页。 PCI总线架构 PCI总线是多层次总线 * 第四十页，共五十七页。 第四章 总线技术与总线标准 4.1 总线技术（掌握） 总线技术概述 总线仲裁 总线操作与时序 4.2 总线标准（理解） 片内AMBA总线 PCI系统总线 异步串行通信总线 第一页，共五十七页。 简单并行总线结构 现代并行总线结构 第二页，共五十七页。 总线的表示方法 8位数据线（DB） 上图的粗箭头表示是下图实际线路的简略表示 第三页，共五十七页。 * 4.1 总