计算机硬件基础.pptx

1 6.1 总线基本概念 总线概念 总线分类及其特点 下面分别介绍 第1页/共39页 2 总线(BUS)一般概念 概念：总线是一组导线和相关控制、驱动电路的集合 作用：计算机系统各部件传输信息的通路 使用：任一时刻，只能有一个部件/设备使用总线发 送数据，其他部件只能处于接收数据状态 指标：总线位宽、总线带宽、工作频率 部 件 部 件 部 件 第2页/共39页 3 6.1.1 总线分类 按传送信息的类型 按相对CPU的位置 地址总线(AB)Address Bus 数据总线(DB)Data Bus 控制总线(CB)Control Bus 片内总线/内部总线(CPU内部) 片外总线(CPU与内存, CPU与I/O接口) 接下页 第3页/共39页 4 总线分类(按层次结构划分) 1、CPU总线/前端总线(直接由CPU引脚引出的总线)  CPU与外界的连接线  CPU与微机内部各外围芯片之间的总线 ，用于芯片一级互连 2、系统总线(连接主板上的各个插接板) 各插件板与系统板之间的总线，用于插件板一级的互连 如 ISA和EISA总线 3、局部总线(下页) 4、外部总线(下页) 第4页/共39页 5 总线分类(按层次结构划分) 3、局部总线(只出现在80386以后的微机系统) CPU总线与系统总线之间的总线。如 PCI总线 4、外部总线(主机与外设接口)  用于设备一级的互连  微机和外设之间的总线，微机作为一种设备，通过外部总 线与其他设备交换信息。如 USB、IEEE1394 第5页/共39页 6 6.1.2 总线结构 总线系统结构 单总线结构 双总线结构 多总线结构 下面分别介绍 发展 第6页/共39页 7 单总线结构 内存与I/O共用同一总线，两者分时工作 同样看待内存与I/O，兼顾两者特点 缺点:高速存储器与低速I/O接口竞争总线，影响存储器读写速度 I/O CPU M M BUS Memory Input/Output I/O I/O 第7页/共39页 8 双总线结构(面向CPU) CPU M I/O I/O I/O BUS BUS 面向CPU的双总线结构 内存与I/O之间传输数据需要CPU转发 第8页/共39页 9 双总线结构(面向存储器) 面向存储器的双总线结构，内存与I/O可以直接传输数据 结构复杂、造价高、效率高 CPU M I/O I/O I/O BUS BUS 第9页/共39页 10 多总线结构 拥有两个以上总线，不同设备使用不同总线，照顾各自特点 北桥 CPU 磁盘控制器 南桥 PCI接口卡 主存储器 PCI总线 (连高速设备) 声效卡 MODEM卡 ISA接口卡 AGP总线 存储器总线 AGP显卡 键盘、鼠标、串并口 USB ISA总线 (连低速设备) 前端总线(CPU总线) 网络卡 桥：一些控制芯片 第10页/共39页 11 6.1.3 总线基本功能及主要性能指标 基本功能： 1. 数据传送：在总线上传送数据 2. 仲裁控制：决定让哪个器件或设备使用总线 3. 总线驱动：驱动总线上连接的器件或设备 4. 出错处理：出错时进行处理 器件或设备 器件或设备 BUS 下面分别介绍 第11页/共39页 12 一、数据传送(发送、接收)方式 在总线上传送数据的方式有： 1.同步方式 (发送、接收同时，且发收时间固定) 2.异步方式 (发送、接收不同时) 3.半同步方式(发送、接收同时，发收时间可不固定) 下面分别介绍 第12页/共39页 13 同步方式传送(发送、接收) 数据传送由公用时钟控制，发送、接收信号在固定时刻 即数据的发送、接收同时进行 简单，适合速度相当的发、收部件 同步方式示意图 接收端接收信息 发送端发出信息 time1 time2 time3 … 第13页/共39页 14 异步方式传送数据 数据的发、收不在同一时刻，即发、收不同步，有时间延迟 不用时钟控制传送，为识别数据，增加“请求”和“应答”信号 即采用应答方式(握手方式)控制传送 发送方发出时，发出请求信号Request，以通知接收方 接收方收到数据后，发响应信号Acknowledge，以通知发送方 第14页/共39页 15 半同步方式传送数据 结合(混合)同步、异步两种方式的优点。 在固定时刻发送、接收数据，时机不固定。 发送间隔可变，间隔时间是时钟周期的倍数。 适用设备速度差异较大的简单系统。 第15页/共39页 16 二、仲裁控制(判优控制) 仲裁控制：