硬件系统设计.pptxVIP

会计学 1 硬件系统设计 2 考虑电平兼容问题 240x DSP的工作电压3.3V，但很多外围芯片的工作电压是5V。因此要考虑3.3V和5V电平兼容问题。 设计电原理图 可采用Protel99 SE等软件进行电原理图设计，如有必要应对原理图进行仿真。 设计印制电路板图（PCB） 在完成PCB的设计进行制板以前，如有必要还要对PCB设计进行仿真，用以完成对信号完整性、电磁干扰、热仿真等的功能检验。 第1页/共33页 3 14.2 3.3V和5V混合逻辑系统设计 1．各种电平转换标准 5V CMOS、5V TTL和3.3V TTL 电平标准 第2页/共33页 4 2． 3.3V 器件与5V器件接口 3.3V 器件与5V器件接口的两类情况： （1）由于3.3V TTL器件与5V TTL器件逻辑电平是相同的，因此3.3V TTL器件可以直接驱动5V TTL器件。 （2）其它情况建议使用电平转换芯片，如74LVTH245 、74LVTH16245、SN74LVC164245 、SN74LVC4245等。 对于3.3V TTL器件驱动5V CMOS器件,由于前者输出的高电平最低电压是2.4V,而后者要求输入高电平最低电压是3.5V，因此二者不能直接相连，必需进行电平转换。 第3页/共33页 5 14.3 电源转换电路设计 常用电源芯片 第4页/共33页 6 以TPS7333为例的电源转换设计电路，如下图所示。其输入电压5V，输出3.3V，输出最大电流500mA。 5V-3.3V转换电路实例 第5页/共33页 7 14.4 时钟及复位电路设计 1．时钟电路设计 时钟电路设计需要考虑以下问题： （1）频率。即系统工作的时钟频率。 （2）信号电平。是5V还是3.3V，是TTL电平还是CMOS电平等。 （3）时钟的边沿特性。上升沿和下降沿的时间。 （4）驱动能力。考虑整个系统中需要时钟的器件数目。 （5）采用有源晶振还是无源晶体。有源晶振驱动能力比较强，频率范围也很宽，在1Hz-400MHz之间。无源晶体的优点是价格便宜，但是驱动能力比较差，而且频率范围也比较小（一般在20kHz-60MHz）。 第6页/共33页 8 外部振荡器时钟输入电路实例（有源晶振） 第7页/共33页 9 2．复位电路设计 TMS320LF240x/240xA系列DSP为低电平复位。 一般有两种设计方法：专用芯片和RC电路法。 专用芯片复位电路实例 第8页/共33页 10 RC电路设计的复位电路图实例 第9页/共33页 11 14.5 外扩数据存储器和程序存储器 下图给出了240x与外部程序存储器的接口电路图。 DSP的地址线、数据线与程序存储器的地址线、数据线直接相连，利用PS*信号选通外部程序存储器，并用RD*信号请求从外部程序存储器读数据。 第10页/共33页 12 240x与外部程序存储器的接口电路 第11页/共33页 13 下图给出了240x与外部数据存储器的接口电路图。 DSP的地址线、数据线与数据存储器的地址线、数据线直接相连，利用DS*信号选通外部数据存储器，用RD*信号请求从外部数据存储器读数据，用WE*信号向外部数据存储器写数据。 第12页/共33页 14 240x与外部数据存储器的接口电路图 第13页/共33页 15 仿真调试阶段需用一片仿真RAM作为临时的程序存储器，仿真前将程序载入仿真RAM中，然后就可以进行单步执行、设置断点、全速执行等调试操作。仿真RAM电路见下图。 第14页/共33页 16 仿真RAM电路图 第15页/共33页 17 14.6 实现片选的基本方法 DSP对外部功能器件的片选方法有两种：线选法和译码选通法。 一般使用通用译码器74LSl38、74LSl39和74LS154等对DSP的低位地址线进行译码。 第16页/共33页 18 I/O口空间的译码电路图 第17页/共33页 19 14.7 JTAG仿真接口设计 对DSP的仿真调试和程序烧写均通过JTAG接口进行。 JTAG仿真接口设计 注1：脚6没有连接，而且应该把双排针连接器的该针脚去掉，仿真器的DSP连接器通常用此脚进行定位。 注2：TDI、TCK、TMS、 EMU0、EMU1引脚最好接上拉电阻，TRST*引脚最好接下拉电阻。 第18页/共33页 20 14.8 总线驱动及I/O接口电路扩充设计 14.8.1 总线驱动电路 在总线负载较重的情况，应使用总线缓冲器增强驱动能力，如下图 所示。图中的74LVTH245还具有电平转换的功能。 第19页/共33页 21 总线驱动电路 第20页/共33页 22 14.8.2 I/O接口电路扩充设计 I/O口（输入/输出口）是DSP应用系统中不可缺少的组成部分。 外扩I/O口的方法主要有两种： 一种是采用TTL