DPD原理及实现全解.ppt

DPD 原理及实现 张永丽 /2013.11.04 DPD 的基本原理 01 DPD 的影响因素 03 DPD 的实现方式 02 目录 DPD 的问题定位 04 互调失真 邻道功率比（ ACPR ）增加 较严重的邻信道干扰 降低误码比特率性能 误差矢量幅度（ EVM ）增大 功放 正交调制和多载波信 号是高峰均比信号 带内失真 DPD 的产生背景 功率回退 找到满足要求的功放非线性 点比较困难 降低功放的效率，增加成本 获得良好线性度和更高的功 率效率 具有良好的重构能力 解决功放非线性方法 DPD 技术 DPD 的产生背景 1/G(a) G(a) DPD 的基本原理 预先对功放输入信号的幅度和相位进行 预定的反失真以抵消功放的非线性失真 DPD 的基本原理 01 DPD 的影响因素 03 DPD 的实现方式 02 目录 DPD 的问题定位 04 DPD 的基本框图 开始 读取反馈及训练序列 反馈去直流镜像校准 反馈和训练序列同步 并记录位置 反馈数据截点 反馈数据做幅度校准 计算 DPD 系数 DPD 系数 正确？ 进行预失真 结束 训练序列 定标 训练序 列截点 告警 N Y 算法基本流程 发射信号的预失真处理 FPGA 部分 TRXIQ 完成对反馈数据 的采集和存储 特殊时隙发送训练序列 完成前向预失 真通道的处理 训练序列的存储 FPGA DFE LUT 表的存储 发射信号的预失真处理 同时采集反馈数据并存储 LUT 表构建 数据同步 系数计算 幅度调整 完成 DPD 系数计算 建立 LUT 表 DSP 部分 驱动配置训练序列 根据建立小区的模式 配置对应的训练序列， 并将 DSP 存储的训练 序列发送给 FPGA DSP 进行系数计算 FPGA 完成预失真 FPGA 抓反馈 Dfe 根据驱动配置在 特殊时隙发送训练序 列， Trxiq 采集反馈 数据发送给 DSP DSP 生成 LUT 表 对反馈数据进行零中 频校准，完成反馈数 据与训练序列的同步 以及幅度调整，根据 模型计算 DPD 系数 双频小区，构建幅度划 分 LUT 表、非均匀幅度 量化 LUT 表、预失真查 找 LUT 表，单频小区， 构建幅度划分 LUT 表、 预失真查找 LUT 表 DSP 给 FPGA 的 LUT 表储 存在 DFE 中，为公共 LUT 表。公共 LUT 表存储完成 后由驱动通知 DFE ， DFE 把公共 LUT 表数据更新到 自己的 LUT 表中并更新对 应天线的业务数据 具体实现流程 DPD 的基本原理 01 DPD 的影响因素 03 DPD 的实现方式 02 目录 DPD 的问题定位 04 将基带数据源速率提升到要求 值，内插半带滤波器的选取会 影响业务信号的 ACPR 削峰部分，业务或训练序列数 据的峰均比高会影响 DPD 的效 果，峰均比高的信号经过功放 其非线性失真越严重 硬件链路影响 - FPGA 1.DAC 发射数据的采样速率 2. 半带滤波器的带宽，一 般为采样带宽的 0.9 倍 3. 功率引入的非线性因素 低通中频 LC 滤波器，滤除混 叠和部分镜像，带内平坦度 以及带宽会影响 DPD 效果 1. 本振造成的直流泄露 2.IQ 不平衡产生的镜像 硬件链路影响 - DAC 、调制 主板小信号放大器，存在 P1 压缩，产生非线性 低通射频 LC ，滤除谐波分量 1. 增益平坦度， P1 、 P3 曲线平滑 2. VBW 带宽满足带宽要求 3. AM-AM 、 AM-PM 特性曲线 硬件链路影响 - 放大器 会产生直流泄露，影响反馈数据 低通中频 LC ，抑制部分镜像及杂散 带内平坦度及带宽影响 DPD 性能 硬件链路影响 - 反馈链路 模拟信号到数字基带信号转换，采样带宽 和有效 bit 位数影响反馈数据精度。目前的 算法要求采样带宽至少是信号带宽的 3 倍 开始 读取反馈及训练序列 反馈 去直流 镜像校准 反馈和训练序列同步 并记录位置 反馈数据截点 反馈数据做 幅度校准 计算 DPD 系数 DPD 系数 正确？ 进行预失真 结束 训练序列 定标 训练序 列截点 告警 N