Zynq7000可编程逻辑资源PL.pptVIP

2021/7/26 * I/O时钟 I/O时钟特别的快，用于一些I/O逻辑和串行化器/解串行化器（SerDes）电路。 Zynq-7000全可编程平台提供了来自MMCM到I/O的直接连接。这些连接主要用于低抖动，高性能的接口。 可编程逻辑资源功能 --时钟管理 . 2021/7/26 * 每个Zynq-7000有60~465个双端口BRAM，每个容量为 36Kb。每个BRAM有两个独立的端口。 可编程逻辑资源功能 --块存储器 . 2021/7/26 * 同步操作 每个存储器的读或者写访问由时钟控制。将所有的输入、数据、地址、时钟使能和写使能进行寄存。总是由时钟驱动输入地址。 并且，一直保持数据，直到下一个操作。一个可选的输出数据流水线寄存器，该寄存器通过一个额外时钟周期的延迟，以允许较高速的时钟。 在写操作期间，数据的输出为前面所保存的数据，或者是新写入的数据，或者保持不变。 可编程逻辑资源功能 --块存储器 . 2021/7/26 * 可编程数据宽度 每个端口可以配置为32K×1、16K×2、8K×4、4K×9（或者8）、2K×18（或者16）、1K×36（或者32）、或者512×72（或者64）。两个端口可以有不同的宽度，并且没有任何限制。 　 每个BRAM能分割为两个完全独立的18Kb BRAM。每个BRAM能配置成任何长宽比，范围从16K×1到512×36。前面描述的用于36Kb的BRAM的所有内容也可以应用到每个较小的18Kb BRAM。 可编程逻辑资源功能 --块存储器 . 2021/7/26 * 只有在简单双端口（Simple Dual-Port，SDP）模式下， 数据宽度大于18比特（18Kb RAM）或者36比特（36Kb RAM）才能访问。 在这种模式下，一个端口专门用于读操作，另一个端口用于 写操作。在SDP模式下，一侧（读或者写）是可以变化的，而另 一侧被固定为32/36位或者64/72位。 　　 可编程逻辑资源功能 --块存储器 . 2021/7/26 * 双端口36Kb RAM的所有两侧，其宽度都是可变的。 　可以将两个相邻的36Kb BRAM配置为一个64Kx1双端口RAM。 并且，不需要任何额外的逻辑。 可编程逻辑资源功能 --块存储器 . 2021/7/26 * 错误检测和纠错 每个64位宽度的BRAM都能产生、保存和利用8个额外的海明码比特。并且，在读操作过程中执行单个比特为错误的纠错和两个比特位的检错（ECC）。当写到外部64-72位宽度的存储器或者从64-72位外部存储器读时，也能使用ECC逻辑。 可编程逻辑资源功能 --块存储器 . 2021/7/26 * FIFO控制器 内建的FIFO控制器用于单时钟（同步）或者双时钟（异步或者多率）操作，递增内部的地址和提供4个握手信号。这些握手信号线包括： 满标志、空标志、几乎满标志和几乎空标志。可以自由地编程几乎满和几乎空标志。 类似于BRAM，也可以对FIFO宽度和深度编程。但是，写端口和读端口的宽度总是相同。 可编程逻辑资源功能 --块存储器 . 2021/7/26 * 首字跌落（First Word Fall-Through，FWFT）模式 即第一个写入的数据出现在数据输出端（甚至在读操作前）。 当读取第一个字后，这个模式和标准的模式就没有差别了。 可编程逻辑资源功能 --块存储器 . 2021/7/26 * DSP应用使用大量的二进制乘法器和累加器，可以在专 用的DSP切片内最好地实现。 所有Zynq-7000器件都有很多专用的、全定制的、低功耗的DSP切片，将小尺寸和高速结合在一起，同时保持了系统设计的灵活性。 每个DSP切片由一个专用的25×16比特的二进制补码乘法器和一个48比特的累加器组成。它们的最高工作频率为741MHz。可以动态地旁路掉乘法器。 可编程逻辑资源功能 --数字信号处理DSP slice . 2021/7/26 * 两个48位的输入能送到一个单指令多数据流（Single Instruction Multiple Data，SIMD）算术单元（双24位加/减/累加或者四12位加/减/累加），或者一个逻辑单元。它可以产生基于两个操作数的十个不同逻辑功能的任何一个。 可编程逻辑资源功能 --数字信号处理DSP slice . 2021/7/26 * 输入/输出的一些特别之处包括： 高性能的SelectIO技术，支持1866Mb/s的DDR3。 封装内高