模拟集成电路课程设计解析资料.pptxVIP

会计学;（1）采样和保持 ;（2）量化和编码 ; 图 6 - 36给出一个A/D变换的原理框图， 在这个框图中， 量化器就是一系列加不同参考电平的电压比较器， 当输入电压 高于该比较器的参考电平Uref时， 比较器输出的数字量为“1”； 低于参考电平Uref时， 输出为“0”。 图 6 - 37 给出一个3位A/D转换器的转换特性。 ;图 6 - 36 A/D转换器的原理框图 ;图 6 - 37 3位A/D转换器的转换特性; 2. A/D转换器的主要指标 (1) 分辨率， 即“位数”(bit数——A/D数字化的字长)。 这是一个表达精度的指标。 如果A/D转换器的满刻度输入为UFSR， 位数为N， 则 ;; 分析指出， 分辨率每提高一位， 量化信噪比将提高 6.02 dB。 (2) 采样率， 即最高时钟频率， 这是一个表达A/D转换器转换速度的指标。 (3) 其它静态特性指标还有失调误差、 增益误差、 非线性误差(积分非线性、 微分非线性)等， 其意义与D/A转换器的静态误差相同。 ; 6.4.2 A/D转换器的分类及应用 A/D转换器的类型很多， 有高速并行Flash A/D， 有速度与精度折中较好的流水线A/D， 有分辨率很高的适合语音处理的Δ-Σ A/D， 有适用于数字电压表的双斜率积分式A/D， 也有适用范围很广的逐次比较式A/D等等， 如图 6 - 38 所示。 ;第10页/共32页; 6.4.3 A/D转换器电路举例 1. 逐次比较型A/D转换器 逐次比较型A/D转换器是一种低成本， 分辨率和速度都比较好的A/D转换器， 因此应用十分广泛。 例如用CMOS工艺实现的 12 bit、 3 μs AD7672就是较好的逐次比较型A/D 转换器。 该A/D转换器的原理框图如图 6 - 40 所示。 其工作过程介绍如下。;图 6 - 40 逐次比较型A/D转换器 ; 电路收到转换命令后， 首先将逐次逼近寄存器置“0”(清零)。 当第一个时钟脉冲到来时， 逻辑控制电路先将逐次逼近寄存器最高位(Dn-1)置“1”， 其它位置“0”， 经过D/A转换器重新转换为模拟电压Uo(相当于UFSR/2)， 然后将此电压回送到比较器， 与输入信号Ui比较。 若 UoUi 数字输出最高位保留“1” UoUi 数字输出最高位改为“0” (6 - 49) ; 第二个时钟脉冲到???时， 逻辑控制电路将寄存器次高位置“1”， 并与最高位一起送到D/A转换器， 将 其输出电压U′o 与Ui再次比较。 若 U′o Ui数字输出次高位保留“1” U′o Ui 数字输出次高位改为“0” (6 - 50) ;图 6 - 41 逐次比较、 逐次逼近A/D转换过程 ; 2. 闪电式(Flash)A/D转换器 闪电式A/D转换器是一种速度最高的A/D转换器， 最高采样率可达几十兆、 几百兆， 甚至GHz数量级。 闪电式A/D采用并行处理结构， 例如一个3位Flash A/D的简图如图 6 - 42 所示。 ; 图 6 - 42 一种Flash A/D转换器简图 ; 为了减少比较器数量， 可采用“子区式”A/D。 如图 6 - 43 所示， 将A/D分成两段： 高 4 位(粗量化)和低4位(精量化)， 这样所需比较器数量仅为  2(2N-1)=2(24-1)=16个 比255个要少得多， 不过增加了一个D/A和一个求和电路， 速度也要受点影响， 但总的来说可以节省许多硅片面积。 ;图 6 - 43 “子区式” A/D转换器 ;流水线型模数转换;工作原理;优缺点;分辨率选择;延迟对准电路;过采样ADC;;过采样转换理论;过采样转换理论;一阶增量Δ调制原理;一阶调制;二阶调制