verilog上机实验实例.docxVIP

实验一：简单组合逻辑电路的设计举例 一位比较器 方法一模块代码： module compare(equal,a,b); input a,b; output equal; assign equal=(a==b)?1:0; endmodule 方法一测试代码： `timescale 1ns/1ns; `include compare.v module compare_tb; reg a,b; wire equal; initial begin a=0; b=0; #100 a=0;b=1; #100 a=1;b=1; #100 a