译码器实验报告.docVIP

- . z. 深 圳 大 学 实 验 报 告 实验课程名称：数字电路实验 实验工程名称：译码器 学院：信息工程学院 报告人：许泽鑫**：2015130091班级：2班 同组人： 指导教师：张志朋教师 实验时间：2016-10-11 实验报告提交时间：2016-10-25 一、实验目的 1．了解和正确使用MSI组合逻辑部件； 2．掌握一般组合逻辑电路的特点及分析、设计方法； 3. 学会对所设计的电路进展逻辑测试的方法； 4. 观察组合逻辑电路的竞争冒险现象。 二、方法、步骤 实验仪器及材料 1． R*B-1B数字电路实验箱 2． 器件 74LS00 四2输入与非门 74LS20 双4输入与非门 74LS138 3线—8线译码器 预习要求 复习组合逻辑电路的分析与设计方法； 根据任务要求设计电路，并拟定试验方法； 熟悉所用芯片的逻辑功能、引脚功能和参数； 了解组合逻辑电路中竞争冒险现象产生的原因及消除方法。 说明 译码器是组合逻辑电路