时序逻辑设计原理.pptxVIP

会计学;3、得到状态转移方程 J-K触发器特征方程为：Q* = J·Q’ + K’·Q Q1* = J1· Q1’ + K1’· Q1;4、由状态方程和输出方程列转移/输出表;00;时钟同步状态机设计;7.4 时钟同步状态机设计;1、逻辑抽象，得到状态图（表）;3、构造转移/输出表，求取 转移方程 和 输出方程;;0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1;0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1;Q0* = Q0’;5、画逻辑电路图;序列检测器 可重叠检测 不可重叠检测;例:某序列检测器有一个输入端A和一个输出端Z。 从A端输入一组按时间顺序排列的串行二进制码。 当输入序列中出现110时，输出Z＝1，否则Z＝0。 试作出该序列检测器(不可重叠检测)的Moore型 和Mealy型原始状态表。;Moore 型状态表;1、得到状态转换表;;00;00,0;选择D触发器 ;6、检查电路的自启动性