[数字电路 西电]组合电路的VHDL描述 - 组合电路的VHDL描述1.pdfVIP

1 多路选择器的VHDL描述 例1.1VHDL描述中出现的相关语句结构和语法说明 1.5 WHEN_ELSE条件信号赋值语句 …… ARCHITECTURE one OF mux21 IS BEGIN y = a WHEN s = 0 ELSE b ; END ARCHITECTURE one ; 赋值目标= 表达式WHEN 赋值条件ELSE 表达式WHEN 赋值条件ELSE