第章EDA实验开发系统.pptxVIP

会计学;5.1 GW48型EDA实验开发系统原理与使用介绍; (2) GW48系统基于“电路重构软配置”的设计思想，采用了I/O口可任意定向目标板的智能化电路结构设计方案。利用在系统微控制器对I/O口进行任意定向设置和控制，从而实现了CPLD/FPGA目标芯片I/O口与实验输入/输出资源可以各种不同方式连接来构造形式各异的实验电路的目的。 (3) 系统除丰富的实验资源外，还扩展了A/D、D/A、VGA视频、PS/2接口、RS232通信、单片机独立用户系统编程下载接口、48 MHz 高频时钟源及在板数字频率计。在上面可完成200多种基于FPGA和CPLD的各类电子设计和数字系统设计实验与开发项目，从而能使实验更接近实际的工程设计。;图５.1 GW48实验开发系统的板面结构图;5.1.2 系统工作原理 GW48系列EDAGW48B2的下方，由一微控制器担任。其各模块的功能分述如下。;图5.2 GW48系统目标板插座引脚信号图;图5.3 GW48实验开发系统功能结构图; (1) BL1：实验或开发所需的各类基本信号发生模块。其中包括最多8通道的单次脉冲信号发生器、高低电平信号发生器、BCD码或8421码(十六进制)信号发生器。所有这些信号的发生主要由BL6主控单元产生，并受控于系统板上的8个控制键。 (2) ＢL5：CPLD/FPGA输出信息显示模块，其中包括直通非译码显示、BCD码7段译码显示、8421码7段译码显示、两组8位发光管显示、十六进制输入信号显示指示、声响信号指示等。同样，所有这些显示形式及形式的变换皆由BL6转换和独立控制。; (3) 在BL6的监控程序中安排了多达11种形式各异的信息矢量分布，即电路重构软配置。由此可见，虽然GW48系统从硬件结构上看，是一个完全固定下来的实验系统，但其功能结构却等同于11套接口迥异的实验系统(参见第5.2节)。 (4) BL3：此模块主要是由一目标芯片适配座以及上面的CPLD/FPGA目标芯片和编程下载电路构成。通过更换插有不同型号目标器件的目标板，就能对多种目标芯片进行实验。 ; (5) BL6使GW48系统的应用结构灵活多变。实际应用中，该模块自动读取BL7的选择信息，以确定信息矢量分布。实验前，可根据实验类型，以及所需的CPLD/FPGA目标芯片的I/O接口位置，从15张实验电路结??图(第5.2节)找到相适应的实验系统功能结构，并将该图的编号键入BL7，系统即进入了所需要的接口和实验模式。;5.1.3 系统主板结构与使用方法 如前所述，GW48系统的电路结构是可控的，即可通过控制接口键，使之改变连接方式以适应不同的实验需要。因此，从物理结构上看，实验板的电路结构是固定的，但其内部的信息流在控制器的控制下将发生很大的变化。采用这种“电路重构软配置”设计方案的目的有三个：适应更多的实验与开发项目；适应更多的PLD公司的器件；适应更多的不同封装的FPGA和CPLD器件。系统板面主要部件及其使用方法的说明如下。; (1) SWG9/SW9：BL7SWG9和SW9构成。通过它的选择，能使实验板产生10种不同的实验结构。控制方法如下：实验前，根据某一实验对FPGA/CPLD目标芯片的接口需求，在5.2节的15张实验电路结构图中选择一种适用的结构，例如选择了图5.8，需按动系统板上的SW9键，直至数码管SWG9显示3，于是系统即进入了图5.8所示的实验电路结构。但当SWG9显示为A时，系统板即变成一台数字频率计，测频输入端为系统板右下角的JP1B插座，测频范围为1 Hz～500 kHz。; (2) B2：这是一块插于主系统板上的目标芯片适配座。对于不同的目标芯片将有不同的适配座。可用的目标芯片包括目前世界上最大的六家FPGA/CPLD厂商的所有具备isp下载功能的CPLD和FPGA。目标板上的芯片引脚由“I/Ox”或单纯输入引脚表示，其中的x为I/O口的序号，它们又对应各自的引脚序号。如ispLSI1032E的“I/O25”对应第54引脚，而XCS05的“I/O25”则对应第37引脚(参见5.3节)，其他公司不同的芯片也对应不同的引脚数。但是，GW48系统板上只有一对目标板插座(图5.2)，如何适应不同公司的不同的CPLD/FPGA目标芯片呢？方法是如图5.2那样，将系统板上的两条共78芯的目标板插座CON1/CON2与目标芯片引脚相连的端口定义为PIOx或CLOCKx，PIOx引脚。;然后将此目标板插座上的信号名与不同的FPGA和CPLD芯片的引脚信号列出对照表(5.3节)。例如，对于一块插有ispLSI1032E的目标