数字式闹钟设计报告.pdf

数字式闹钟设计报告 摘要 数字式闹钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时 钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因 此得到了广泛的使用。 数字式闹钟从原理上讲是一种典型的数字电路，其中 包括了组合逻辑电路和时序电路。目前，数字式闹钟的功能越来越强，并且有多 种专门的大规模集成电路可供选择。数字式闹钟适用于自动打铃、自动广播，也 适用于节电、节水及自动控制多路电器设备。 它是由闹钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路 结构，闹钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、 动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。 关键词：数字式闹钟；组合逻辑电路；时序逻辑电路。 一、设计任务和要求 数字式闹钟的具体要求如下： (1) 时钟功能：具有 24 小时计时方式，显示时、分、秒。 (2) 能设定起闹时刻，响闹时间为 1min，超过 1min 自动停止，具有人工止 闹功能；止闹后不再重新操作，将不再发生起闹。 (3) 整点报时功能：要求整点差 10S 开始每隔 1S 鸣响一声，共 5 声。每次持 续时间为 1S，前四次 500HZ 声音，最后一次 1000HZ 声音。 (4) 具有快速校准时、分、秒的功能。 1 二、方案设计与论证 方案一： 秒信号发生器：由 LM555 与 RC 组成的构成多谐振荡器。 走时电路：由计数器和与非门组成，秒、分计时器：十进制与六进制联而成， 由两片74LS160 和与非 门实现。时计时器：模 24，计数显示 00~23。由两片 74LS160和与非门实现。 校时电路：利用开关将所需要校对的时或分计数电路的脉冲输入端切换到 秒信号，用 555 输出 10HZ 信号加至分，时计时器使其快速计数，到达标准时间 后再切换回正确的输入信号。 闹钟电路：由数值比较器 74LS85 控制起闹点，当走时时间与设定的起闹时 间相等时，闹钟将会起闹，整点时也会起闹报时。 显示电路：将计数器的输出直接与共阴极数码管相接，直接控制显示。 方案二： 秒信号发生器：通过石英晶体振荡电路，由单片 CD4060CMOS 集成电路十四 位二进制计数器/分频器可得到 14 分频的信号。再将 74LS74 单片 TTL 集成电路 双 D 触发器中的一个触发器接成计数器型，完成第十五级，从而得到周期为 1 秒 的秒信号。 走时电路：分和秒计数器都是模数为 60 的计数器，用4518 双重 BCD 加法计 数器芯片，采用反馈归零法实现秒 60 进制。选用 4518 集成芯片采用反馈归零法 完成二十四进制，实现日常生活的 24 小时计数制。 显示电路：选用 CC4511BCD 七段译码驱动器以及与其匹配的数码管 B547RFF 七段 共阴数码管。 校时电路：三个控制开关 S1,S2,S3 分别用来实现 “时”、“分”、“秒”的校 准，开关处于正常位置分别接高电平“时”、“分”、“秒”计数器按正常计数。当 将 S1 置校时位置时，由分频器送来 0.5 秒的脉冲信号直接进入 “时”计数器， 使小时指示每 0.5 秒计一个字达到快速校时的 目的。同时，0.5 秒的脉冲信号送 入 “分”计数器的置零端，使 “分”置零，当 “时”校准后，复位开关 S1,再按 下开关 S2 置“校分”位置，和校时的原理一样，将 0.5 秒的脉冲信号接入 “分” 计数器的 CP 端和 “秒”计数器的置零端，使 “分”快速计数，同时，将 “秒” 计数器置零。当分校到合适的数字后，复位开关 S2，数字钟进入正常走时状态’。 “秒”校准开关 S3 控制着一 RS 触发器 （可以选用 74LS74 双 D 触发器集成片中 的一D 触发器来实现 RS 的功能）的状态。当S3 置一 “正常”位置时，触发器置 “1”， 端输出低电平，关闭 D8,Q 端输出高电平，使 D7 打开，“秒”信号正常 进入 “秒”计数器，使时钟正常计时。若开关 S3 置于“秒校”位置，则触发器 2 置零，Q 端输出低电平，封锁 D7, “秒”信号不能通过，而 端输出高电平，打 开 D8,使 0.5 秒的信号进入“秒”计数器，此