MCS—51单片机引脚功能.docx

MCS—51 单片机引脚功能 采用 HMOS 制造工艺制造的 Mc5—51 单片机，都采用 40 引脚双列直插式封装。而采 用 CHMOS 制造工艺的 80C51／80C3l，除采用 40 脚双列直插式封装外，还采用方形的封装方式。图 2—3 为采用双列直插式封装的 MCS—5l 系列单片机引脚图。 图 2—3MCS-51 系列列单片机引脚图各引脚功能说明如下： 电源 Vcc 和 Vss Vcc(40) 接十 5V； Vss(20) 接地。 外接晶体 XTAL1 和 XTAL2 XTALl(19) 片内反相放大器的输入端，这个放大器构成了片内g 振荡器时接低电乎。 XTAL2(18) 片内反相放大器的输出和内部时钟发生器的输入端时用于输入外部振荡器信号。 控制线 RST／Vpd(9) 当作为 RST 使用时，为复位输入端。在振荡器工作时，此引酗 L 出 现 两个机器周期的高电平特使单片帆复位。在RST 与 Vcc 引脚之间连接一个约 10uF 电容， RST 与 Vss 引脚之间连接一个约 8．2kn 的电阻，以保证可靠的上电复位功能。 作为 Vpd。使用时，当 Vcc 处于掸电情况下，此引脚可接上备用电源，只为片内RAM 供 电，保持信息不丢失。 EA／Vpp”(31) 如使用片内有 ROM/EPROM 的 8051／8751，EA 端必须接商电乎， 当 P〔：值小于 OFFFH，CPU 访问内部程序存储器；当 PC 值大于 OFFFH 且外部有扩充的程序 存储器时，CPU 将自动转向执行外部程序存储器内的程序。若使用片内无ROM／EPROM 的 803L 时，Z 万必须接地，CPU 全部访问外部程序存储器． 对片内EPR(OM 编程时，此引脚(作Vpp”)接人 21V 编程电压。(3)ALE／PROG(30) 当访问外部存储器时，ALE(地址锁存允许)输出用来锁存Po 口 输出肋低 8 位地址。即使不访问外部存储器，ALE 端仍以振荡器额串的 1／6 固定速率输出正脉冲信号，此时可用它作为对外输出的时钟或定时脉冲。但要注意，每当访问外部数据存储器时，将跳过一个ALE 脉冲，以 1／12 的振荡频率输出。 对片内 EPROM 编程时，该引脚(PROG 甭)用于输入编程脉冲。ALE 端能驱动(吸收或 输 出电流)8 个 LSTTL 负载。 (4)赐 EN(29) 外部程序存储器读选通控制信号，以区别读取外部数据存储器。在读取外部程序存储器指令(或常数)时，每个机器周期产生两次酉歪可有效信号。但在此期间 内，且访问外部数据存储器时，这两次页歪页有轻信号将不出现。甭巨商同样能驱动8 个LSTTL 负载。 输入／输出口 Po 口(32—39) 8 位漏极开路型双向I／O 口。在外接存储器时，Po 口作为低 8 位地址／数据总线复用口，通过分时操作，先传送低8 位地址，利用ALE 信号的下降沿特地址锁 存，然后作为 8 位双向数据总线使用，用来传送 8 位数据。 在对片内EPROM 编程时，Po 口接收指令代码；而在内部程序验证时，则输出指令代码，并要求外接上拉电阻。Po 口能以吸收电流的方式驱动 8 个 I。STTL 负载。 P1 口(1—8) 8 位具有内部上拉电阻的难双向I／O 口。在片内EPROM 编程及校验时，它接收低 8 位地址。P1 口能驱动 3 个 LSTTL 负载。 对 8032／8052，其中P1．0 和P1．1 还具有第二变异功能：P1．0(T2)为定时器／计数 器 2 的外部事件脉冲输入端。P1．1(T2Ex)为定时器／计数器 2 的捕捉和重新装入触发脉冲输入端。 P2 口(21—28) 8 位具有内部上拉电阻的准双向I／O 口。在外接存储器时，P2 口作为高 8 位地址总线。Atmel 在对片内 EPROM 编程、校验时，它接收高位地址。P2u 能驱动 3 个 LSTTL 负载。 P3D(10—l 7) 8 位带有内部上拉电阻的准双向I／O 口。殊功能(或称第二变异功能)： P3.0(RXD)： 串 行 输 入 端 口 ； P3．1(TXD)： 串 行 输 出 端 口 ； P3.2(INT0)： 外 部 中 断 o 输 入 端 ； P3．3(1NTl)： 外 部 中 断 1 输 入 端 ； P3．4(To)：定时器／计数器 o 外部输入端； P3．5(T1)：定时器／计数器 1AL 部输入端 P3．6(WR)：外部数据存储器写选通； P3．7(RD)：外部数据存储器读选通； P3 口能驱动 3 个 LSTTL 负载。wxq$#