RISCV的实战-二级流水线的DarkRISCV.pdfVIP

RISCV的实战-⼆级流⽔线的DarkRISCV 介绍 在2018年8⽉19⽇凌晨2点到8点之间夜晚开发，darkriscv是开源RISC-V指令集的⼀个实验性的实现。如今，经过数周令⼈兴奋的不眠 夜⼯作，darkriscv已经可以稳定运⾏，可以⽤riscv-elf-gcc编译“hello world”并正常运⾏！ 设计概念基于作者的其他早期RISC处理器，由简化的两级流⽔线组成，其中在第⼀个时钟中从指令存储器取指令，然后在第⼆个时钟中解 码/执⾏指令。管道在没有互锁的情况下重叠，在某种程度上，darkriscv可以在⼤多数时间达到每个指令⼀个时钟的性能（例外是在分⽀之 后，其中⼀个时钟在流⽔线flush中丢失）。另外，代码⾮常紧凑，有⼤约200⾏Verilog代码。 尽管与其他RISC-V实现相⽐，代码规模不⼤，但darkriscv具有许多令⼈印象深刻的功能： 实现了⼤多数RISC-V RV32I指令集 ⼯作频率⾼达75MHz，⼤部分时间每条指令维持 1个时钟 灵活的哈佛架构 （易于集成缓存控制器） 在真正的spartan-6 lx9中⼯作得很好 使⽤RISC-V的gcc 9.0.0可正常⼯作（⽆需补丁 ！） 仅使⽤⼤约 1000个LUT（spartan-6 lx9，仅核⼼）