招聘面试面试的资料.pdfVIP

招聘面试 面试的资料 面试的资料 1 什么是Setup 和Holdup 时间？ 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在谢谢阅读 时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边谢谢阅读 沿后数据信号需要保持不变的时间。见图1。 如果不满足建立和保持时间的话，那么DFF 将不能正确地采样到数感谢阅读 据，将会出现metastability 的情况。 如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，精品文 档放心下载 那么超过量就分别被称为建立时间裕量和保持时间裕量。 图1 建立时间和保持时间示意图 2 什么是竞争与冒险现象？怎样判断？如何消除？ 在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致谢谢阅读 到达该门的时间不一致叫竞争。 产生毛刺叫冒险。 如果布尔式中有相反的信号则可能产生竞争和冒险现象。 解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。精品文档放心下 载 3 用D 触发器实现2 倍分频的逻辑电路？ Verilog 描述： module divide2( clk , clk_o, reset);谢谢阅读 input clk , reset; output clk_o; wire in; reg out ; always @ ( posedge clk or posedge reset)精品文档放心下载 if ( reset) out = 0; else out = in; assign in = ~out; assign clk_o = out; endmodule 图形描述： 4 什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？谢谢阅读 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc 感谢阅 读 门来实现，由于不用oc 门可能使灌电流过大，而烧坏逻辑门。精品文档放心下载 同时在输出端口应加一个上拉电阻。 5 什么是同步逻辑和异步逻辑？ 同步逻辑是时钟之间有固定的因果关系。 异步逻辑是各时钟之间没有固定的因果关系。 6 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图感谢阅读 （数据接口、控制接口、所存器/缓冲器）。 7 你知道那些常用逻辑电平？TTL 与COMS 电平可以直接互连吗？谢谢阅读 12，5，3.3 TTL 和CMOS 不可以直接互连，由于TTL 是在0.3-3.6V 之间，而CMOS 精品文档放心下载 则是有在12V 的有在5V 的。CMOS 输出接到TTL 是可以直接互连。TTL 精 品文档放心下载 接到CMOS 需要在输出端口加一上拉电阻接到5V 或者12V。感谢阅读 8 可编程逻辑器件在现代电子设计中越来越重要，请问：你所知道精品文档放 心下载 的可编程逻辑器件有哪些？ PAL，PLD，CPLD，FPGA。 9 试用VHDL 或VERILOG 、ABLE 描述8 位D 触发器逻辑。精品文档放心下载 module dff8(clk , reset, d, q);谢谢阅读 input clk; input reset; input [7:0] d; output [7:0] q; reg [7:0] q; always @ (posedge clk or posedge reset)精品文档放心下载 if(reset) q = 0; else q = d; endmodule 10 设想你将设计完成一个电子电路方案。请简述用EDA 软件（如精品文档放 心下载 PROTEL）进行设计（包 括原理图和PCB 图）到调试出样机的整个过程。在各环节应注意哪感谢阅读 些问题？ 电源的稳定上，电容的选取上，以及布局的大小。 11 用逻辑门和cmos 电路实现ab+cd 12 用一个二选一mux 和一个inv 实现异或 13 给了reg 的setup,hold 时间，求中间组合逻辑的delay 范围。谢谢阅读 Delay