一种时钟信号控制系统.pdfVIP

  • 1
  • 0
  • 约7.5千字
  • 约 7页
  • 2023-03-18 发布于北京
  • 举报
本实用新型涉及一种时钟信号控制系统,包括:FPGA芯片、无源信号产生模块、上拉电阻、产生有源时钟信号的有源信号产生模块和驱动该无源信号产生模块产生无源时钟信号的PHY芯片;该FPGA芯片通过PHY信号管脚与PHY芯片连接,通过第一参考时钟信号输入管脚分别并联该上拉电阻、无源信号产生模块和有源信号产生模块;该上拉电阻的一端与第一参考时钟信号输入管脚连接,另一端与电压输出端连接,以上拉该无源时钟信号的电平。能够通过上拉电阻上拉时钟信号的电平保证FPGA芯片识别到振幅较高的时钟信号,以及,将有源晶振作

(19)中华人民共和国国家知识产权局 (12)实用新型专利 (10)授权公告号 CN 213690370 U (45)授权公告日 2021.07.13 (21)申请号 202022829107.0 (22)申请日 2020.11.27 (73)专利权人 卡莱特云科技股份有限公司

文档评论(0)

1亿VIP精品文档

相关文档