基于FPGA的ADC采样自适应调节信号延时系统.pdfVIP

下载本文档

0
0
约9.87千字
约 11页
2023-04-21 发布于北京
举报
版权申诉

基于FPGA的ADC采样自适应调节信号延时系统.pdf

1、本文档共11页，其中可免费阅读10页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开了基于FPGA的ADC采样自适应调节信号延时系统，涉及ADC采样自适应调节技术领域，包括ADC和FPGA，所述ADC用于将多路模拟信号转换为多路高速差分信号输出到FPGA，所述FPGA将高速差分信号转换为单端信号，所述FPGA将单端信号由串行信号转换为并行信号，将并行信号通过通道数据输出，所述FPGA对通道数据输出的并行信号进行信号毛刺分析、计算延时值，FPGA根据延时值对单端信号进行延时处理；通过自适应的调节多路恢复数据延时来提高ADC数据恢复系统的硬件板卡通用性、恢复数据的可靠性和

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113885775 A (43)申请公布日 2022.01.04 (21)申请号 202111251210.4 (22)申请日 2021.10.26 (71)申请人成都中科合迅科技有限公司