1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 行业资料
  5. 国内专利

基于FPGA实现跨时钟域的时域卷积计算装置和方法.pdfVIP

  • 2
  • 0
  • 约1.13万字
  • 约 9页
  • 2023-04-24 发布于北京
  • 举报

基于FPGA实现跨时钟域的时域卷积计算装置和方法.pdf

    本发明公开了基于FPGA实现跨时钟域的时域卷积计算装置和方法，包括基于FPGA实现的RAM_coef、FIFO_coef和FIFO_conv；RAM_coef和(M‑1)个FIFO_coef构成按信号时序依次传递的流水线结构，且RAM_coef和(M‑1)个FIFO_coef分别与M路乘法器一一对应，用于分别为M路乘法器的时序信号提供相对应的卷积系数；M路乘法器及其对应的加法器并行工作，在下一个信号到来前，会产生(M‑1)个乘加运算的中间结果，采用M个FIFO_conv来分别存放M路信号乘加运算

    (19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114020240 A (43)申请公布日 2022.02.08 (21)申请号 202111304060.9 (22)申请日 2021.11.05 (71)申请人 四川九洲空管科技有限责任公司

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >