SPI总线协议及SPI时序图详解.docxVIP

SPI 总线协议及 SPI 时序图详解 SPI，是英语 Serial Peripheral Interface 的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB 的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。 SPI 是一个环形总线结构，由ss(cs)、sck、sdi、sdo 构成，其时序其实很简单，主要是在sck 的控制下，两个双向移位寄存器进行数据交换。上升沿发送、下降沿接收、高位先发送。 上升沿到来的时候，sdo 上的电平将被发送到从设备的寄存器中。下降沿到来的时候，sdi 上的电平将被接收到主设备的寄存器中。 假设主机和从机初始化就绪：并且主机的sbuff=0xaa ，从机的sbuff=0x55 ，下面将分步对spi 的 8 个时钟周期的数据情况演示一遍(假设上升沿发送数据)。 脉冲 主机sbuff 从机sbuff sdi sdo 0 00-001010101 0 0 1 0--1 0101010x0 1 1 1--010101011 0 1 2 0--1 1010100x1 0 2 1--001010110 1 0 3 0--1 0101001x0 1 3 1--010101101 0 1 4 0--1 1010010x1 0 4 1--001011010 1 0 5 0--1 0100101x0 1 5 1--010110101 0 1 6 0--1 1001010x1 0 6 1--001101010 1 0 7 0--1 0010101x0 1 7 1--011010101 0 1 8 0--1 0101010x1 0 8 1--010101010 1 0 这样就完成了两个寄存器 8 位的交换，上面的 0--1 表示上升沿、1--0 表示下降沿，sdi、 sdo 相对于主机而言的。根据以上分析，一个完整的传送周期是16 位，即两个字节，因为，首先主机要发送命令 过去，然后从机根据主机的名准备数据，主机在下一个 8 位时钟周期才把数据读回来。 SPI 总线是Motorola 公司推出的三线同步接口，同步串行 3 线方式进行通信:一条时钟线SCK， 一条数据输入线 MOSI，一条数据输出线 MISO;用于 CPU 与各种外围器件进行全双工、同步串行通讯。SPI 主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中 断标志;写冲突保护;总线竞争保护等。 SPI 总线有四种工作方式(SP0, SP1, SP2, SP3)，其中使用的最为广泛的是SPI0 和 SPI3 方式。SPI 模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进 行配置，时钟极性(CPOL)对传输协议没有重大的影响。如果 CPOL=0，串行同步时钟的空闲状态为低电平； 如果 CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位(CPHA)能够配置用于选择两种不同的传输协议之一进行数据传输。如果 CPHA=0，在串行同步时钟的第一个跳变沿(上升或下降)数据被采样；如果 CPHA=1，在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。 SPI 主模块和与之通信的外设音时钟相位和极性应该一致。 SPI 时序图详解-SPI 接口在模式 0 下输出第一位数据的时刻 SPI 接口在模式 0 下输出第一位数据的时刻 SPI 接口有四种不同的数据传输时序，取决于 CPOL 和 CPHL 这两位的组合。图 1 中表现了这四种 时序， 时序与 CPOL、CPHL 的关系也可以从图中看出。 图 1 CPOL 是用来决定 SCK 时钟信号空闲时的电平，CPOL＝0，空闲电平为低电平，CPOL＝1 时， 空闲电平为高电平。CPHA 是用来决定采样时刻的，CPHA=0，在每个周期的第一个时钟沿采样， CPHA＝1，在每个周期的第二个时钟沿采样。 由于我使用的器件工作在模式 0 这种时序（CPOL＝0，CPHA＝0），所以将图 1 简化为图 2， 只关注模式 0 的时序。 图 2 我们来关注 SCK 的第一个时钟周期，在时钟的前沿采样数据（上升沿，第一个时钟沿）， 在时钟的后沿输出数据（