逻辑分析仪分析和总结.docxVIP

PAGE PAGE 2 简易逻辑分析仪 作者：萧奋洛 王元祥 杨志专（华中科技大学）编号：1-59 赛前辅导教师：黄瑞光 文稿整理辅导教师：肖看 摘 要 本简易逻辑分析仪主要由数据信号发生器、程控逻辑门限设定、数据采集、触发控制、数据处理、波形存储、示波器显示控制和操作面板等功能模块组成。本逻辑分析仪以单片机 AT89C55 和 FPGA（ACEX1K50）为控制核心,除了实现题目要求的全部功能以外，还采用 240×128 点阵型液晶实现波形显示和全程菜单操作，采用红外键盘实现全数字控制，使得系统智能化和人性化。此外，本系统还提供掉电保存和时钟显示等功能，使得系统更加实用。在软件方面，本系统以多机通信为基础，让多个处理器协调工作，使得系统稳定可靠。 — 总体方案论证与设计 方案比较与选择 方案一：采用单片机作为系统控制核心。这种方案要求单片机除了完成基本处理分析以外，还需要完成 8 路 TTL 数据的采集与普通模拟示波器的显示控制。单片机虽然具备灵活的控制方式，但受工作速率的影响，可能会使示波器显示屏幕抖动和出现明显的回扫线，难以达到题目的要求。 方案二：采用 CPLD/FPGA（或带有 IP 核的 CPLD/FPGA）作为系统控制核心。即用 CPLD/FPGA 完成信号采集、触发控制与示波器的显示控制，由 IP 核实现人机交互和信号处理分析。本方案优点在于系统结构紧凑，有很高的工作速率，但是调试过程繁琐，不利于实现友善的用户交互界面。 方案三：采用单片机与 FPGA 结合的方式。即用单片机作为主处理器，完成人机界面、系统控制和触发控制。用 FPGA 作为协处理器，完成 8 路 TTL 数据的采集与普通模拟示波器的显示控制。这种方案兼顾了上述两种方案的优点，可以在硬、软件的结合上，使设计达到整体优化的效果。因此，我们采用方案三。 系统设计方案 本系统以单片机为主处理器，以 FPGA 为协处理器，其中 FPGA 主要完成 8 路 TTL 数据的采集与普通模拟示波器的显示控制。在系统结构上，我们采用总线方式实现单片机对 FPGA 的控制流传输，使用双口 RAM 实现大量高速数据流的交换，使系统非常稳定、可靠。图 1 给出了本系统的总体框图。 数字信号 数字信号 发生器 接 插 部 分 通道信 号调理 精 密 较 外 同步 单 片机A T 89 C 55 程控 衰减器 采 集显示控制 F P G A 锯齿波 产 生 X 轴 红外无线键盘 触发控制 数字信 号输出 Y 轴 EEPROM 和时钟芯片 240×128 点阵液晶显示 双口 RAM （IDT 7132） 亮 控 度 制 Z 轴 图 1 系统框图 二 理论分析与参数计算 多级逻辑门限设定的计算 题目要求逻辑门限电压可在 0.25～4V 范围内按 16 级变化。也即起始电压 a1 ? 0.25V ，末尾电压a16 ? 4V ，根据等差数列理论，其步长为 a ? a a ? a 4V ? 0.25V d ? n 1 ? 16 1 ? ? 0.25V n ? 1 16 ? 1 15 因此，对应的 16 级逻辑门限电压依次为：0.25V、0.5V、 3.75V、4.00V。 存储深度M 题目要求示波器上显示 8 路波形（即行数Z ? 8 ），每行位数m1 ? 20bit ，每页存储深度 M 1 ? m1 ? Z ? 20bit ? 8 ? 20Byte 。本设计扩展存储页数 n ? 5 ,故系统 n i的存储深度为： M ? ? M ? n ? M 1 ? 5 ? M 1 ? 5 ? 20Byte ? 100Byte i i?1 扫描频率 根据人眼的视觉惰性，当场频率 fV ? 48Hz 时，不产生亮度闪烁感觉。由于示波器上要显示 8 路信号（即行数Z ? 8 ），故欲得到稳定的波形显示，行频率为 fH ? Z ? fV ? 8 ? 48Hz ? 384Hz 本设计取场频率 fV ? 50Hz 、行频率 fH ? 400Hz 。 三 主要电路分析与设计 1 八路数字信号发生器 信号发生器需要有八路信号和一路时钟输出，其输出频率为 100Hz。在这里使用一片小单片机 AT89C2051 作为信号发生器。采用多机通信方式，由主机发送预置数据，信号发生器从机被动接收并产生相应的序列信号。此外，信号发生器还使用 8×8 开关矩阵进行通道切换，实现一对一和一对多的波形通道切换控制。2 通道输入信号调理电路 题目要求输入阻抗大于50KΩ，故通道输入前端加一级电压跟随器，然后进入高精度、宽输入电压范围的电压比较器MAX912，整形后输出标准的逻辑信号， 电路如图2所示。 同时，为了实现16级可变的逻辑门限电压，我们采用8位D/A芯片TLC7524构 成程控衰减器，5V基准