一种基于FPGA的SRIO高速总线的通讯系统.pdfVIP

  • 3
  • 0
  • 约1.7万字
  • 约 16页
  • 2023-05-05 发布于四川
  • 举报

一种基于FPGA的SRIO高速总线的通讯系统.pdf

本申请提供了一种基于FPGA的SRIO高速总线的通讯系统,具体包括寄存器和中断控制模块,用于对事务类型和数据信息进行配置,给出反馈信号;SRIO源端模块,用于解析事务类型和数据信息,并发起对应的事务,产生NREAD中断和读写寄存器状态变化,产生事务请求,以及接收NREAD事务和DOORBELL事务请求接收端发来的响应;SRIO目的端模块,用于接收SRIO源端模块的事务请求并发送响应数据,产生DOORBELL寄存器状态变化和DOORBELL中断;SerialRapidIOGen2Endpoi

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114297124 A (43)申请公布日 2022.04.08 (21)申请号 202111636646.5 (22)申请日 2021.12.29 (71)申请人 苏州长风航空电子有限公司

文档评论(0)

1亿VIP精品文档

相关文档