- 3
- 0
- 约1.7万字
- 约 16页
- 2023-05-05 发布于四川
- 举报
本申请提供了一种基于FPGA的SRIO高速总线的通讯系统,具体包括寄存器和中断控制模块,用于对事务类型和数据信息进行配置,给出反馈信号;SRIO源端模块,用于解析事务类型和数据信息,并发起对应的事务,产生NREAD中断和读写寄存器状态变化,产生事务请求,以及接收NREAD事务和DOORBELL事务请求接收端发来的响应;SRIO目的端模块,用于接收SRIO源端模块的事务请求并发送响应数据,产生DOORBELL寄存器状态变化和DOORBELL中断;SerialRapidIOGen2Endpoi
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 114297124 A
(43)申请公布日 2022.04.08
(21)申请号 202111636646.5
(22)申请日 2021.12.29
(71)申请人 苏州长风航空电子有限公司
您可能关注的文档
最近下载
- 人教版美术七年级下册《广而告之》课件.pptx VIP
- (新教材)教科版四年级上册科学期末复习全册知识点总结.doc VIP
- 茶艺师(基础知识)PPT课件.pptx
- 大学生就业与创业指导(职业院校就业与创业指导课程)PPT完整全套教学课件.pptx
- 高效蒙脱石SHV在水性工业漆中的应用.pdf VIP
- DB21T 706-2025森林经营技术规程.pdf VIP
- 新疆公路工程建设标准化手册.pdf VIP
- 重大版(2023)五年级下册信息科技 第7课 模块的妙用课件.pptx VIP
- 气压焊轨设备及焊接工艺(20140519铁总培训讲稿).pptx VIP
- 中职《中华优秀传统文化选讲》 第三讲 隽永典雅——艺术瑰宝.pptx VIP
原创力文档

文档评论(0)