可编程逻辑器件发展简述.pptxVIP

第6章 可编程逻辑器件;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;2/8/2023;1.2 Cyclone 器 件 ;; Cyclone器件设计时选择了较小的封装形式，以提供给用户足够的I/O管脚和良好的功耗特性。在此基础上，根据封装的物理尺寸定义裸片连接点的最大尺寸，装入尽可能多的逻辑结构和存储器块，从而保证每种封装都装入最多的逻辑资源。 1) ?Cyclone架构 Cyclone架构参考图1.18所示，垂直结构的逻辑单元(LE)、嵌入式存储块和锁相环(PLL)周围环绕着I/O单元(IOE)(图1.18)，高效的内部连线和低延时的时钟网络保证了每个结构单元之间时钟和数据信号的连通性。 ;; 器件周围分区工作的I/O单元被划分为不同的I/O块。这些I/O块支持一系列单端和差分I/O电平标准，包括SSTL-2、SSTL-3以及最高311 Mbps的LVDS 接口标准。每个I/O单元包含有3个寄存器以实现双倍数据速率(DDR)的应用，另外还包含其他的I/O特性相关电路，如总线驱动能力可编程、总线保持以及电平摆率可编程等。 I/O 块配备了专门的外部存储器接口电路。该接口电路大大简化了与外部存储器(包括DDR SDRAM和FCRAM器件)的数据交换过程，可以达到266 Mbps(133 MHz时钟频率)的最大数据交换速率。; Cyclone器件支持32比特/66 MHz PCI接口。每个I/O单元提供从管脚到FPGA内核的多条路径，以便器件满足相关的建立和保持时间。 Cyclone器件的容量最小为2910个逻辑单元及59 904比特存储器，最大为20 060个逻辑单元和294 912比特存储器。 2) 时钟分配 所有Cyclone器件由最多8根全局时钟线组成的全局时钟网络驱动，从器件的任何位置都可以访问这些时钟线，它们的驱动源可以是输入引脚、锁相环的输出时钟、DDR/PCI接口的输入信号以及内部逻辑生成的输出信号(如图1.19所示)。 ;; 2. 嵌入式存储资源 Cyclone器件为在FPGA上实现低成本的数字信号处理(DSP)系统提供了一个理想的平台。它为设计工程师提供了灵活的硬件解决方案，能够实现设计中所需的多个乘法器。 Cyclone器件中的M4K块可用来实现软乘法器，以满足图像处理、音频处理和消费类电子系统的需要。软乘法???可以根据所需数据位宽、系数位宽来定制，并且根据需要选择精度。 利用M4K块，可采用并行乘法方式或分布式运算方式来实现不同数据宽度的软乘法器。这两种不同的实现方法提供了等待时间、存储器利用率和乘法器尺寸上的灵活性。图1.20显示了使用Cyclone FPGA的M4K块并采用分布式运算方式实现的有限脉冲响应(FIR)滤波器。表1.7汇总了在Cyclone器件的M4K块中可以实现的乘法器的数量。 ;;表1.7 在M4K块中实现18×18位乘法器 ; 3. 专用外部存储接口电路 DDR SDRAM拥有与SDR相同的结构，但是在时钟的上下沿都传输数据，从而使数据交换的带宽加倍。FCRAM则是一种延迟时间较低、基于SRAM功能架构的存储器件。在大容量、低功耗的应用环境下，FCRAM提供了更好的性能。和SDRAM类似，FCRAM支持在时钟的上下两个沿进行数据交换，适用于流水线存储和预置数据操作，与SDRAM架构的存储器相比，所需的访问时钟周期大大减少。 ; Cyclone 器件通过片内内嵌的专用接口电路实现与双数据速率(DDR)SDRAM和FCRAM以及单数据速率(SDR)SDRAM器件进行快速可靠的数据交换，最高速率可达到266 Mbps。如果再结合针对Cyclone器件优化的即取即用的IP(Intellectual Property)控制器核，工程师可以在几分钟之内将一个SDRAM和FCRAM的功能合并到一个系统之中。 如图1.21所示，所有Cyclone器件使用优化的I/O引脚实现和DDR SDRAM、FCRAM器件的接口连接。每一个I/O区包含两套接口信号引脚，每套引脚含1个数据采样信号(DQS)引脚和8个关联数据(DQ)引脚。这些引脚采用SSTL-2 Class?Ⅱ电平标准来实现和外部存储器件的高速数据传输。每个器件最多可支持48个DQ引脚和对应8个DQS引脚，支持一个32位宽的具有纠错能力的双列存储器模块(DIMM)。 ;