1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 行业资料
  5. 国内专利

一种基于FPGA的多元LDPC高速译码器及译码方法.pdfVIP

  • 3
  • 0
  • 约1.35万字
  • 约 12页
  • 2023-05-23 发布于四川
  • 举报

一种基于FPGA的多元LDPC高速译码器及译码方法.pdf

    本发明公开了一种基于FPGA的多元LDPC高速译码器及译码方法，其中译码器包括：控制模块，用于控制译码器的状态转移；消息存储模块，用于存储信道初始信息和中间消息；校验节点更新模块，用于对校验节点进行更新和对域元素进行逆置换运算，以及通过运行基于检泡算法的扩展最小和译码算法；变量节点更新模块，用于在校验矩阵的行列结构基础上，进行变量节点的并行更新；初始置换模块，用于完成域元素的第一次置换操作，其余置换过程则在变量节点更新模块中完成。本发明利用基于检泡的扩展最小和译码算法来进行译码器的硬件实现，以保

    (19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112165334 A (43)申请公布日 2021.01.01 (21)申请号 202010974512.3 (22)申请日 2020.09.16 (71)申请人 深圳航天科技创新研究院

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >