原创力文档- 20
- 0
- 约9.24千字
- 约 9页
- 2023-05-25 发布于四川
- 举报
本发明提供一种基于FPGA的时钟恢复电路。所述基于FPGA的时钟恢复电路产生多个与输入数据频率相同、相位不同的参考时钟信号，对输入数据与所述锁相环产生的参考时钟信号的相位关系进行判别，根据相位关系判别结果是超前或者滞后的状态从而对时钟信号进行控制输出。本发明能够根据判别出的输入数据与参考时钟信号的超前或者滞后关系，经过切换不同相位的参考时钟信号，实现高速数据传输速率下时钟信号与输入数据的同步。
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 108023588 A
(43)申请公布日
2018.05.11
(21)申请号 20161
文档评论（0）