异步处理器架构上的死锁检测及同步感知优化的方法.pdfVIP

  • 4
  • 0
  • 约3.03万字
  • 约 34页
  • 2023-05-26 发布于四川
  • 举报

异步处理器架构上的死锁检测及同步感知优化的方法.pdf

本发明提供了一种用于提高在异步处理器架构中执行的应用程序的性能的方法。在一个实施例中,一种用于提高编译后的同步源代码在异步处理器架构上的执行性能的方法包括:处理系统接收包括同步指令的同步源代码,其中,所述同步指令用于在所述异步处理器架构的不同流水线上同步执行所述同步源代码。所述方法还包括:所述处理系统分析所述同步源代码以判断所述同步源代码是否包括异常代码条件。所述方法还包括:在确定所述同步源代码不包括异常代码条件之后,所述处理系统输出优化同步源代码,其中,所述优化同步源代码是通过对所述同步源代码

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112313626 A (43)申请公布日 2021.02.02 (21)申请号 201880094919.8 (22)申请日 2018.06.22 (85)PCT国际申

文档评论(0)

1亿VIP精品文档

相关文档