等离子体刻蚀.docxVIP

等离子体刻蚀 集成电路的发展 1958年： 第一个锗集成电路 1961年： 集成8个元件 目前： 集成20亿个元件对比： 第一台计算机（EN IAC，1946），18000 只电子管, 重达30 吨, 占 地180 平方米, 耗电150 千瓦。 奔II芯片：7.5百万个晶体管 集成电路发展的基本规律 穆尔法则：硅集成电路单位面积上的晶体管数，每18个月翻一番，特征尺寸下降一半。 集成度随时间的增长： 特征长度随时间的下降： 集成电路制造与等离子体刻蚀 集成电路本质：微小晶体管，MOS场效应管的集成 微小晶体管，MOS场的制作：硅片上微结构制作 槽、孔 早期工艺：化学液体腐蚀 湿法工艺 5微米以上 缺点: (a)腐蚀性残液 降低器件稳定性、寿命 各向同性 耗水量大（why） (d)环境污染 预腐蚀区域 预腐蚀区域 抗腐蚀掩膜 实 际 腐 蚀 区 实 际 腐 蚀 区 随着特征尺寸的下降，湿法工艺不能满足要求，寻求新的工艺 等离子体干法刻蚀，在1969引入半导体加工，在70年代开始广泛应用。 等离子体刻蚀工艺流程 等离子体刻蚀工艺流程 (a) 涂敷光胶掩膜，干化 (b) 光胶掩膜曝光 (c) 去除被曝光掩膜（显影） (d) 等离子体刻蚀 plasma (e) 去除光胶（灰化） 等离子体刻蚀过程、原理： 等离子体刻蚀过程、原理： 刻蚀反应粒子的产生、输运 刻蚀反应粒子的产生、输运 能量