计算机组成原理作业- 单周期处理器含解答.pdfVIP

一. 已知单周期处理器结构图如下: 1. 在下面的表格中列出各指令的主控制信号： 指令 RegWrite ALUSrc MemWrite ALUOp(2bits) MemtoReg MemRead Branch Jump RegDst add addi sub and lw sw beq j 2. 说明addi 指令的功能、格式 （包括汇编格式和机器格式）及各部分的作用。 3. 说明addi 指令执行过程中, 主控制单元生成的各控制信号的状态。 4. 说明bne 指令的功能、格式 （包括汇编格式和机器格式）及各部分的作用。 5. 如果想用bne 指令取代beq 指令，前述的单周期处理器结构图该如何修改？ 6. 说明修改后bne 指令执行过程中, 主控制单元生成的各控制信号的状态。 二. 已知单周期处理器结构图如下: 其中, 扩展单元的功能是: EXTOp=00 时扩展单元进行0 扩展、EXTOp=01 时扩展单元进 行符号扩展、EXTOp=10 时扩展单元将低16 位移到高16 位并将低16 位填0. 1. 详细说明lui 指令的功能、格式 （包括汇编格式和机器格式）及各部分的作用。 lui 指令格式 001111 00000 rt immediate 2. 说明lui 指令执行过程中各控制信号的状态。 三. 在下图所示的单周期CPU 设计中，如果输入如下指令 1000 1101 0010 1000 0000 0100 1011 0000 假定在输入指令前，数据存储器内容为全0，寄存器内容如下： r0 r1 r2 r3 r4 t0 t1 t2 t3 t4 0 1 2 3 4 1 2 3 4 5 PcSrc 1. 对该指令而言，图中的符号扩展单元和左上角的左移2 位单元的输出分别是什么？ 2. 对该指令而言，ALU 的控制输入是什么？数据输入是什么？ 3. 给出图中所有多路选择器的控制信号的值。 四．一个单周期处理器如下图所示 控制器产生的控制信号有：A、B、C、D、E、F、G。A、B 和D 用来控制MUX，为 “0”选择最上边的输入信号；E=0 时，ALU 做加法运算；C=1 时，RF 正常工作；F=1， Data Memory 正常工作，G=0，读操作，G=1，写操作。 1. 修改上图的数据通路以支持指令 “add2”，add2 实现的功能： regB = regA + regB+ offset 必须满足以下条件：（a）使用额外的加法器 （右上角）； （b）将其中一个2:1 MUX 扩展成3:1 MUX； （c）精确地添加3 根线。 请用文字或者画图方式给出这三根线的连接方法。 2. 在下表中填写实现指令add2 的控制信号，注意MUX 的新控制信号。 控制信号 A B C D E F G 一. 已知单周期处理器结构图如下: 1. 在下面的表格中列出各指令的主控制信号： 参考解答: 指令 RegWrite ALUSrc MemWrite ALUOp(2bits) MemtoReg MemRead Branch Jump RegDst add 1 0 0 10 0 x 0 0 1 addi 1 1 0 00 0 x 0 0 0 sub 1 0 0 10 0 x 0 0 1 and 1 0 0 10 0 x