4位7段共阴数码管动态显示的verilog代码.pdfVIP

4位7段共阴数码管动态显⽰的verilog代码 4位7段共阴数码管动态显⽰的verilog 代码 sn_data为输⼊的显⽰数值 clk接100MHz时钟 s为数码管位选信号，⾼电平有效 seg为7段共阴极数码管输出 `timescale 1ns / 1ps // // Company: // Engineer: // // Create Date: 2020/06/22 15:45:38 // Design Name: // Module Name: bcd_2_7seg // Project Name: // Target Devices: // Tool Versions: // Description: // // Dependencies: // // Revision: // Revision 0.01 - File Created // Additional Comments: // // module bcd_2_7seg( input wire [3:0] s1_data, input wire [3:0] s2_data, input wire [3:0] s3_data,