一种基于FPGA的中断管理方法.pdfVIP

  • 2
  • 0
  • 约3.96千字
  • 约 5页
  • 2023-06-05 发布于四川
  • 举报
一种基于FPGA的中断管理方法,属于计算机系统领域,其特征在于:将中断信息存储在FPGA的FIFO中;CPU通过读取FIFO中的内容获知中断信息,并进行中断处理。在FPGA中对中断进行缓冲及处理,从而使得CPU能够对中断进行高效和无遗漏响应,能够避免CPU由于处理中断不及时而产生的丢失中断问题,降低CPU进入中断的次数从而提高CPU运行的效率;且可以准确记录高速、并发的中断时间及信息,同时提高CPU对外部时间的响应。

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112749106 A (43)申请公布日 2021.05.04 (21)申请号 20191

文档评论(0)

1亿VIP精品文档

相关文档