一种1bit加减法器.pdfVIP

  • 19
  • 0
  • 约1.84万字
  • 约 17页
  • 2023-06-11 发布于四川
  • 举报
本发明涉及一种1bit加减法器,通过特定的逻辑组合设计,使得两个1bit数据流的操作数进行加减运算后,输出1bit数据流的结果,比现有技术中所采用的交叉选择器和全加器实现的加减法器具有更好的信噪比,且所占用的资源更少。

(19)中华人民共和国国家知识产权局 (12)发明专利 (10)授权公告号 CN 113010144 B (45)授权公告日 2022.02.11 (21)申请号 202110244603.6 (22)申请日 2021.03.05 (65)同一申请的已公布的文献号

文档评论(0)

1亿VIP精品文档

相关文档