实验二半加器全加器.ppt

第一页，共十九页，2022年，8月28日 1．学习用异或门组成二进制半加器和全加器，并测试其功能。 2．测试集成4位二进制全加器7483的逻辑功能。 3．学习用7483构成余3码加法电路。 实验目的 第二页，共十九页，2022年，8月28日 1．7400型2输入端四与非门1块 2．7404型六反相器1块 3．7486型2输入端四异或门1块 4．7483型4位二进制加法器2块 实验设备与器件 第三页，共十九页，2022年，8月28日 7486管脚图如图2-2-1所示 图2-2-1 7486管脚图 第四页，共十九页，2022年，8月28日 7483管脚图如图2-2-2所示 图2-2-2 7483管脚图 第五页，共十九页，2022年，8月28日 1．1位半加器 半加器实现两个一位二进制数相加，并且不考虑来自低位的进位。输入是A和B，输出是和S和进位CO。半加器的电路图如图2-2-3所示。其逻辑表达式是： 图2-2-3 半加器电路图 实验原理 第六页，共十九页，2022年，8月28日 2．全加器 全加器实现1位二进制数的加法，考虑来自低位的进位，输入是两个一位二进制数A、B和来自低位的进位次CI，输出是S和向高位的进位CO。逻辑表达式是： 第七页，共十九页，2022年，8月28日 3．4位加法器 7483是集成4位二进制加法器，其逻辑功能是实现两个4位二进制数相加。输入是 、 和来自低位的进位CI，输出是 和向高位的进位CO。 第八页，共十九页，2022年，8月28日 1．复习组合逻辑电路的分析方法，阅读教材中有关半加器和全加器的内容，理解半加器和全加器的工作原理。 2．熟悉7486、7483等集成电路的外形和引脚定义。拟出检查电路逻辑功能的方法。 3．熟悉BCD码、余3码和二进制码之间的转换方法。 4．根据实验内容的要求，完成有关实验电路的设计，拟好实验步骤。 5．写出预习报告，设计好记录表格。 预习要求 第九页，共十九页，2022年，8月28日 1．7486型异或门功能测试 图2-2-1中任一个异或门进行实验，输入端接逻辑开关，输出端接LED显示。将实验结果填入表2-2-2中，并判断功能是否正确，写出逻辑表达式。 表2-2-2 异或门输入、输出电平关系数据表 输 入 端 输 出 端 A B Y 0 0 0 1 1 0 1 1 实验内容 第十页，共十九页，2022年，8月28日 2．用异或门构成半加器 电路如图2-2-4所示，输入端接逻辑开关，输出端接LED显示。 将实验结果填入表2-2-3中，判断结果是否正确，写出和S及进位CO的逻辑表达式。 图2-2-4 半加器 表2-2-3 半加器输入、输出电平关系数据表 输 入 端 输 出 端 A B S CO 0 0 0 1 1 0 1 1 第十一页，共十九页，2022年，8月28日 3．一位二进制全加器 (1) 将1位二进制全加器的真值表填入表2-2-4中。 (2) 写出和S及进位CO的逻辑表达式。 (3) 将逻辑表达式化简成合适的形式，画出用7486和7400实现的电路图。 (4) 搭建电路，验证结论的正确性。 输 入 端 输 出 端 A B CI S CO 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 表2-2-4 1位二进制全加器真值表 第十二页，共十九页，2022年，8月28日 4． 4位二进制加法器7483功能测试 电路如图2-2-5所示，和分别为2个4位二进制数，令B3B2B1B0=0110，A3A2A1A0接逻辑开关，输出端接LED显示，验证7483的逻辑功能，将实验结果填入表2-2-5中。 图2-2-5 4位二进制加法器功能测试电路 第十三页，共十九页，2022年，8月28日 CO 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 0 1 0 1 0 0 1 1 1 0 1 1 表2-2-5 4位二进制加法器数据表 第十四页，共十九页，2022年，8月28日