原创力文档- 6
- 0
- 约1.35万字
- 约 13页
- 2023-06-25 发布于四川
- 举报
本发明公开了一种高能效FPGA实现的乱序并行最大流\最小割方法。本发明将一个单层大型二维格状图折叠成一个多层小型格状图。此方法有两重好处：折叠网格架构可以储存并处理一个尺寸远大于处理器阵列尺寸的格状图；此架构还赋予二维处理器阵列垂直方向的自由度，使其可以利用垂直方向的自由度提高架构的并行潜力。通过本发明提出的折叠网格架构，使一个小尺寸的处理器阵列拥有处理一个尺寸远大于它的格状图的能力。同时此折叠网格架构可以利用折叠的轴对称性，大量减少数据在处理器阵列中的跨边界传输，从而减少数据移动带来的额外开销
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 116302495 A
(43)申请公布日 2023.06.23
(21)申请号 202310121083.9
(22)申请日 2023.02.15
(71)申请人 上海科技大学
地址 201210
文档评论（0）