高等计算机体系结构作业-指令集体系结构（ISA）和折衷.docxVIP

PAGE 1/ NUMPAGES 6 PAGE 2/ NUMPAGES 7 PAGE 1/ NUMPAGES 6 高等计算机体系结构 作业1：指令集体系结构（ISA）和折衷 指令集体系结构 (ISA) 40分 本题的任务是比较五种不同风格的指令集代码序列的内存效率。不同的体系结构类型有: 零地址的机器是一种基于栈的机器，它的所有操作都通过存储在操作数栈上的值进行。对于这种结构，可以假设它允许以下操作: PUSH M – 将位于内存地址M处的值压入操作数栈 POP M – 弹出操作数栈并将值存入内存地址M处 OP – 从操作数栈中弹出两个值，对这两个值执行二进制操作OP，结果压回到操作数栈 注: 要用栈机计算A – B，需要以下的操作序列：PUSH A, PUSH B, SUB。SUB执行完毕之后，A和B不再在栈中，而A – B将出现在栈顶。 单地址的机器使用一个累加器来执行计算。对于这种结构，可以假设它的ISA允许以下操作: LOAD M – 将存储在内存地址为M处的值载入累加器 STORE M – 将累加器中的值存入内存地址为M处 OP M – 对内存地址为M处存储的值和当前在累加器中的值执行二进制操作OP，结果存进累加器 (ACCUM=ACCUM OP M) 双地址的机器有两个操作数来源，对这两个来源的操作数执行操作并将结果存回其中一个源。对这种结构，可以假设它的ISA允许以下操作： OP M1, M2 – 对存储在内存地址为M1和M2的值进行二进制操作OP，将结果存回内存地址M1处 (M1 = M1 OP M2) 三地址的机器，通常有两个操作数来源，执行操作后的结果存回不同于两个操作数来源的第三个目的地址。 (a) 对于一台操作数和结果目的地址都是内存地址的三地址机器，可以假设它的ISA允许如下操作： ? OP M3, M1, M2 – 对存储在内存地址为M1和M2处的值执行二进制操作OP，结果存回内存地址为M3处 (M3 = M1 OP M2) (b) 对于一台源和目的都是寄存器的三地址机器，使用内存操作将值载入寄存器 (MIPS就是这种机器的例子)。对于这种结构，可以假设它的ISA允许如下操作： OP R3, R1, R2 – 对寄存器R1和R2中的值执行OP操作，将结果存回寄存器 R3 (R3 = R1 OP R2). LD R1, M – 将内存地址为M处的值取出存入寄存器 R1 ST R2, M – 将寄存器R2中的值存入内存地址M处 对以上5种不同类型的指令集做出如下假设，计算内存效率: 代码的大小：每条指令都有一个操作码和一组操作数， 所有的操作码均为 1 字节 (8 bits) 所有的寄存器操作数均为 1字节(8 bits) 所有的内存地址均为 2字节(16 bits) 所有的数据操作数均为 4字节(32 bits) 所有指令的长度均为字节的整数倍 内存带宽： 内存带宽消耗=传输的代码量（代码大小）+ 传输的数据量 传输的数据量=涉及的数据数量x 4 Bytes 对内存的访问没有其他的优化，变量 A, B, C, D 的初始值都在内存中。 将下边的高级语言片段翻译成前述5种结构适用的代码序列。一定要确保将A、B、D的值存回内存，但是不能修改内存中任何其它的数值。 = B + C; = A + C; D = A - B; 零地址的机器 单地址的机器 双地址的机器 三地址的机器(内存) 三地址的机器(寄存器) PUSH B PUSH C ADD POP A PUSH A PUSH C ADD POP B PUSH A PUSH B SUB POP D LOAD B ADD C STORE A ADD C STORE B LOAD A SUB B STORE D XOR A,A ADD A,B ADD A,C XOR B,B ADD B,A ADD B,C XOR D,D ADD D,A SUB D,B ADD A,B,C ADD B,A,C SUB D,A,B LD R2,B LD R3,C ADD R1,R2,R3 ST R1,A ADD R2,R1,R3 ST R2,B SUB R3,R1,R2 ST R3,D 请计算这5种结构对应的指令序列在执行时的取指令字节数和内存数据访问（读和写）字节数。 零地址的机器 单地址的机器 双地址的机器 三地址的机器(内存) 三地址的机器(寄存器) PUSH/POP指令9条 ADD/SUB指令3条 取指令为： 12×(1+2)=36 Bytes 内存数据访问： 9×4=36 Bytes LOAD/STORE指令5条 ADD/SUB指令3条 取指令为： 8×(1+2)=24 Bytes 内存数据访问： 8×4=32 Bytes X