数字电路门电路.pptVIP

TG1 TG2 A B Y A=0、B=0时，TG2截止，TG1导通，Y=B =0; 第二十九页，共七十八页，2022年，8月28日 TG1 TG2 A B Y A=1、B=1时，TG1截止，TG2导通，Y=B =0; ′ 第三十页，共七十八页，2022年，8月28日 双向模拟开关 第三十一页，共七十八页，2022年，8月28日 , G4输出高电平，G5输出低电平，T1、T2 同时截止，输出呈高阻态； 四、三态门 A Y EN ′ 逻辑符号 1 0 1 1 0 第三十二页，共七十八页，2022年，8月28日 A Y EN ′ 逻辑符号 0 1 0 1 1 1 0 若A=1，则G4、G5输出均为高电平，T1截止、T2导通，Y=0； 若A=0，则G4、G5输出均为低电平，T1导通、T2截止，Y=1； 0 0 0 1 第三十三页，共七十八页，2022年，8月28日 A Y EN ′ A Y EN 低电平有效 高电平有效 三态门有三种状态:高电平、低电平、高阻态。 第三十四页，共七十八页，2022年，8月28日 §3.3.6 CMOS电路的特点 CMOS电路的优点 1. 静态功耗小。 2. 允许电源电压范围宽(3?18V）。 3. 扇出系数大，噪声容限大。 第三十五页，共七十八页，2022年，8月28日 1．输入电路的静电保护 CMOS电路的输入端设置了保护电路，给使用者带来很大方便。但是，这种保护还是有限的。由于CMOS电路的输入阻抗高，极易产生感应较高的静电电压，从而击穿MOS管栅极极薄的绝缘层，造成器件的永久损坏。为避免静电损坏，应注意以下几点： CMOS电路的正确使用 第三十六页，共七十八页，2022年，8月28日 （1）所有与CMOS电路直接接触的工具、仪表等必须可靠接地。 （2）存储和运输CMOS电路，最好采用金属屏蔽层做包装材料。 2．多余的输入端不能悬空。 　　输入端悬空极易产生感应较高的静电电压，造成器件的永久损坏。对多余的输入端，可以按功能要求接电源或接地，或者与其它输入端并联使用。 3．输入电路需过流保护 第三十七页，共七十八页，2022年，8月28日 3.5 TTL门电路 §3.5.1 双极型三极管的开关特性 一、双极型三极管的结构 B E C N N P 基极 发射极 集电极 B E C NPN型三极管 P N P 集电极 基极 发射极 B C E B E C PNP型三极管 第三十八页，共七十八页，2022年，8月28日 三、双极型三极管的基本开关电路 　　在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。 第三十九页，共七十八页，2022年，8月28日 第四十页，共七十八页，2022年，8月28日 三极管临界饱和 时的基极电流： ①ui=1V时，三极管导通，基极电流： uo=uCE=VCC-iCRc=5-0.03×50×1=3.5V 第四十一页，共七十八页，2022年，8月28日 ②ui=0.3V时，因为uBE0.5V，iB=0，三极管工作在 截止状态，ic=0。因为ic=0，所以输出电压： uo=VCC=5V 截止状态 ui=UIL0.5V uo=+VCC +VCC ＋ － Rb Rc b c e ＋ － 第四十二页，共七十八页，2022年，8月28日 ③ui＝3V时，三极管导通，基极电流： uo＝UCES＝0.3V 三极管饱和 饱和状态 iB≥IBS ui=UIH uo=0.3V ＋ － Rb Rc +VCC b c e ＋ － ＋ ＋ － － 0.7V 0.3V 第四十三页，共七十八页，2022年，8月28日 四、双极型三极管的开关等效电路 开关等效电路 (1) 截止状态 条件：发射结反偏 特点：电流约为0 第四十四页，共七十八页，2022年，8月28日 (2)饱和状态 条件：发射结正偏，集电结正偏 特点：UBES=0.7V，UCES=0.3V/硅 第四十五页，共七十八页，2022年，8月28日 　三极管开关等效电路 (a) 截止时 (b) 饱和时 第四十六页，共七十八页，2022年，8月28日 ui t uo t +Vcc 0.3V 五、双极型三极管的动态开关特性 第四十七页，共七十八页，2022年，8月28日 加入－VEE的目的是确保即使输入低电平信号稍大于零时，也能使三极管基极为负电位，从而使三极管 可靠截止，输出为高电平。 六、三极管反相器 A Y 第四十八页，共七十八页，2022年，8月28日 集成门电路 双极型 TTL (Transistor-Transistor Logic Integrated