实验五总线基本实验.pptxVIP

实验五总线基本实验第1页/共32页 实验五 总线基本实验总线是计算机各部件进行数据传输的公共通路，是一组导线和相关的控制、驱动电路的集合计算机各个部件都挂接在总线上同一时刻只能有一个部件占用总线发送信息，但可以有多个部件通过总线接收信息第2页/共32页 实验五 总线基本实验按总线传送信息的类型划分数据总线（Data Bus）传输数据信息，双向三态其宽度决定了其数据传输能力例如，ISA总线为8/16位，PCI总线为32/64位地址总线（Address Bus）传输地址信息，单向三态其宽度决定了微机系统的寻址能力例如，ISA为24位，可寻址16MB；PCI为32/64位，可寻址4GB/224TB控制总线（Control Bus）传输控制信号、时序信号和状态信号特点各异：三态、入/出/双向等特性均不相同第3页/共32页 实验五 总线基本实验按总线的层次结构分类CPU总线/前端总线（FSB）直接由CPU引脚引出的总线，例如，P4 CPU与北桥之间的总线局部总线（出现在80386以后的微机系统中）CPU总线与系统总线之间一侧通过北桥与CPU总线连接，另一侧通过南桥与系统总线连接，例如PCI总线系统总线与总线扩展槽连接的总线，如ISA和EISA总线外部总线主机与外设之间的总线，如USB和IEEE1394AGP，专用视频接口，专用于显卡与内存之间的数据传输SCSI，小型计算机系统接口，可连接15台外设IDE/EIDE，外部存储设备接口，每个接口可连接2台设备第4页/共32页 实验五 总线基本实验按总线数据传送的格式分类并行总线有多根数据线，可并行传输多个二进制位，通常为一个或多个字节，其位数称为该总线的数据通路宽度串行总线只有一根数据线，只能逐位传输数据，例如USB总线第5页/共32页 实验五 总线基本实验按总线时序控制方式分类同步总线数据传输按照严格的时钟周期，一般设置同步定时信号，如时钟同步、读写信号等同步总线控制比较简单，但时间利用率不高，应用于各部件间数据传输时间差异较小的场合异步总线数据传输没有固定的时钟周期定时，采用应答方式运作，操作时间根据不同的指令而不同异步总线应用于各部件间数据传输时间差异较大的场合，时间利用率较高，但控制相对复杂第6页/共32页 实验五 总线基本实验按总线传输方向分类单向总线数据信息只能是从一个部件流向其他部件双向总线数据信息可以有选择地接收其他部件/设备的信息，也可以将信息发送到其他设备通常靠数据三态门的高低电平来控制，通过总线读写数据第7页/共32页 实验五 总线基本实验总线的主要性能指标总线带宽（B/s，MB/s ）即标准传输率，指总线上每秒传输的最大字节数总线位宽（bit）指一次总线操作中通过总线传送的数据位数，常用8/16/32/64等工作频率（Hz，MHz）总线工作的频率越高,带宽越宽总线带宽=（总线位宽/8）?工作频率第8页/共32页 实验五 总线基本实验系统各部件与总线的连接方式单总线连接方式双总线连接方式多总线连接方式第9页/共32页 实验五 总线基本实验单总线连接方式CPU、主存和I/O设备同挂接在一条总线上结构简单，易于扩展高速的存储器与低速的I/O接口竞争总线，影响存储器的读写速度，数据传输效率受限制第10页/共32页 实验五 总线基本实验双总线连接方式在单总线结构基础上，增加一条CPU和主存之间的高速存储总线，减轻系统总线的负担内存和外设之间仍然通过系统总线实现DMA操作，无须经过CPU第11页/共32页 实验五 总线基本实验三总线连接方式在双总线结构基础上，增加I/O处理器统一管理多个I/O接口，大大提高传输效率第12页/共32页 实验五 总线基本实验现代微型计算机的多总线结构北桥CPU磁盘控制器南桥PCI接口卡主存储器PCI总线声卡MODEM卡ISA接口卡AGP总线存储器总线AGP显卡ISA总线前端总线网络卡USB卡键盘、鼠标、串并行口第13页/共32页 实验五 总线基本实验总线通信方式同步通信采用时钟周期作为同步定时信号，收、发双方严格地按统一的基准时钟信号执行相应的动作由于时间利用率比较低，不适合于在同一系统中既有高速部件又有低速部件的环境适用于各部件存取速度差异比较小的情况，其同步时钟由存取速度最慢的部件来决定PCI总线属于同步方式总线第14页/共32页 实验五 总线基本实验同步通信方式时序地址数据时钟总线周期总线周期时钟周期第15页/共32页 实验五 总线基本实验总线通信方式异步通信采用请求/应答方式实现总线传输操作，没有固定时钟周期和时钟同步信号可以根据部件工作需要调整时间长短，时间利用率较高，控制更复杂第16页/共32页 实验五 总线基本实验异步通信方式时序地址/数据(发送方)请求(接收方)应答第17页/共32页 实验五 总线基本实验异步通信的请求/应答方式非互锁