计算机组成原理 试 题50.docx

研究生入学试卷五 一．填空题（每小题 3 分，共 18 分） １.Cache 是一种 A. 存储器，是为了解决 CPU 和主存间速度不匹配而采用的一项重要的硬件技术。现发展为 B. 体系；C. 分设体系。 ２.串联堆栈与存储器堆栈的区别是，前者一般不需要 A. ，操作时堆栈的顶部保持不动，数据则 B. ，而后者采用 C. 的方法。 ３.CPU 从 A. 取出一条指令并执行这条指令的时间和称为指令周期，由于各种指令的操作功能不同，各种指令的指令周期是B. ，但在流水 CPU 中要求做到 C. 。 ４.当代流行的标准总线内部结构包含数据传送总线，A. 总线，B. 总线，C. 线。５.每一种外设都是在自己的 A. 控制下进行工作，而 A 则通过 B. 和 C. 相连， 并受 C 控制。 ６.SCSI 是 A. I/O 接口，IEEE1394 是 B. I/O 接口，它们是两个最具权威和发展前景的 C. 技术。 二．（11 分）设有浮点数 x=2-5×0.0110011,y=23×(-0.1110010),阶码用４位移码表示，尾数 （含符号位）用８位补码表示。求［x×y］浮。要求用补码完成尾数乘法运算，运算结果尾数仍保留８位（含符号位），并用尾数之后的４位值处理舍入操作。 三．（10 分）余 3 码是 8421 有权码基础上加（0011）后所得的编码（无权码）。余 3 码编 码的十进制加法规则如下：两个十进制一位数的余 3 码相加，如结果无进位，则从和数中减去 3（加上 1101）；如结果有进位，则和数中加上3（加 0011），即得和数的余3 码。请设计余 3 码编码的十进制加法器单元电路。 四．（10 分）有一个 16K×16 位的存储器，由 1K×4 位的 DRAM 芯片构成（芯片是 64× 64 结构）。问： (1)共需要多少 RAM 芯片？ (2)画出存储体的组成框图。 (3)采用异步刷新方式，如单元刷新间隔不超过２ms，则刷新信号周期是多少？ 五．（10 分）某 16 位机器所使用的指令格式和寻址方式如下所示，该机有两个 20 位基址 寄存器， 四个 16 位变址寄存器，十六个 16 位通用寄存器。指令汇编格式中的 S(源)， D(目标)都是通用寄存器，M 是主存的一个单元，三种指令的操作码分别是MOV(OP) =（A）H , STA(OP)=(1B)H, LDA(OP)=(3C)H。 MOV 是传送指令，STA 为写数指令，LDA 为读数指令。 OP目标源15 10 9 8 OP 目标 源 MOV S, D 15 10 9 8 7 4 3 0 OP基址位源 OP 基址 位 源 量 变址 移 15 10 9 8 7 4 3 0 OP 目标20 位 地 址 OP 目标 20 位 地 址 要求（1）分析三种指令的指令格式和寻址方式特点 处理机完成哪一种操作所花时间最短？那一种最长？第二种指令的执行时间有时会等于第三种指令的执行时间吗？ 下列情况下每个十六进制指令字分别代表什么操作？其中有编码不正确时，如何改正才能成为合法指令？ ① (F0F1)H (3CD2)H ② (2856)H ③ (6FD6)H ④ (1C2)H 六．（11 分）如图 A5.1 所示的处理机逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器IM 最大容量为 16384 字（字长１８位），数据存储器 DM 最大容量为 65536 字（字长１６位）。各寄存器均有“打入”(Rin)和“送出”(Rout)控制命令，但图中未标出。 指出下列个寄存器的位数。 程序计数器 PC，指令寄存器 IR，累加器 AC0 和 AC1，通用寄存器 R0—R7,指令存储器地址寄存器IAR,指令存储器数据寄存器IDR，数据存储器地址寄存器DAR，数据存储器数据寄存器DDR 设机器指令格式为 17 13 12 0 OP X 加法指令可写为“ADD X(R )”其,功能是(AC ) + ((R ) + X)→AC ,其中((R ) + X)部分通 i 0 i 1 i 过寻址方式指向数据存储器DM。现取 R 为 R 。画出 ADD 指令的指令周期流程图，写明“数 i 1 据通路”和相应的微操作控制信号。 图A5.1 七．（10 分）试推导磁盘存储器读写一块信息所需总时间的公式。 八．（10 分）图A5.2 是分布式仲裁器的逻辑结构图，请对此图分析说明。 AB7AB AB7 ABi AB0 W7 Wi W0 CN7 CNi CN0 CN7 CNi CN0 设备竞争号 设备竞争号 接其他设备 竞争 图A5.2 九．（10 分）某时序产生器的主要逻辑电路如图A5.3 所示，φ 为脉冲时钟源输出的方波脉冲（频率为 10MHz），C —C 为D 触发器