可编程逻辑器件1.pptxVIP

;8.1 概 述;可编程逻辑器件PLD的发展历程;可编程逻辑器件的分类; FPGA - Field Programmable Gate Array CPLD - Complex Programmable Logic Device ;常用逻辑门符号与现有国标符号的对照;3.2.1 电路符号表示;PROM;8.2 PLA可编程逻辑阵列（*）;PLA;8.3 PAL可编程阵列逻辑;;PAL的几种输出电路结构和反馈形式;二、可编程输入/输出结构;三、寄存器输出结构;四、异或输出结构;五、运算选通反馈结构;图示电路产生16种算术运算和逻辑运算结果的PAL。;8.3.3 PAL的应用举例;;例8.3.2 设计一个4位循环码计数器，要求所设计的计数器具有置零和对输出进行三态控制的功能。;用PAL器件设计这个计数器，所用器件中应包括4个触发器和相应的与或逻辑阵列。查手册PAL64R4满足要求。;得到了驱动方程和输出进位信号的方程后，对PAL进行编程。图在课本上的P417。以上设计工作在开发系统上自动进行，只要按照软件规定的格式输入逻辑真值表即可，其余工作由计算机去完成。;8.4 GAL通用阵列逻辑;逻辑宏单元;与逻辑阵列的交叉点上设有E2CMOS 编程单元，其结构为;地址映射图对GAL的编程是在开发系统的控制下完成，编程时逐行完成的。;8.4.2 GAL的输出逻辑宏单元OLMC;上图为GAL16V8结构控制字的组成，其中n是代表OLMC的编号，这个编号与每个OLMC连接的引脚号码一致。 或门中有8个来自与阵列的输入端，这样，在或门的输出端能产生不超过8项的与或逻辑函数。;OLMC的5种工作模式 P423;5种工作模式简化电路P424;8.4.3 GAL的输入特性和输出特性;8.5 可擦除的可编程逻辑器件EPLD;8.6 FPGA现场可编程门阵列8.6.1 FPGA的基本结构;静态存储单元由两个CMOS反相器和一个控制管T组成，停电后不能数据保存，是一个CMOS工艺的静态随机存储器SRAM结构，具有数据的易失性，须将数据存放在一片E2PROM中。;FPGA的IOB除了几个个别的引脚外，大部分引脚都与可编程的IOB相连，均可根据需要设置成输入端或输出端。;FPGA的CLB包含组合逻辑电路和存储电路，可设置成规模不大的组合逻辑电路或时序逻辑电路，通过编程可以产生任何形式的四变量组合逻辑函数。;FPGA的IR为了能将CLB和IOB连结成各种复杂???系统，在布线区布置了各种丰富的连线资源。包括金属线、开关矩阵SM和可编程连接点PIP。;;;8.7 PLD的编程;8.8 在系统可编程逻辑器件ISP-PLD(Lattice公司为例);低密度ISP-PLD在GAL电路的基础上加进了写入/擦除控制电路形成。;高密度ISP-PLD;;;ISP的编程ISP功能提高设计和应用的灵活性;FPGA/CPLD产品概述;2 Xilinx公司的FPGA和CPLD器件系列;3 Altera公司FPGA和CPLD器件系列;本章要求