- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种PISA架构芯片内部结构中程序基本块优化排布方法,包括以最小化占用流水线级数为优化目标,在数据依赖、控制依赖和资源限制的复杂约束条件下,基于动态扩增逐层优化调度算法进行建模;在满足程序依赖关系的条件下,构建重要资源优先的基本块调度优先级顺序;采用基于基本块优先级逐层优化策略,当资源受限时进行流水线级数动态扩增,将最小化流水线级数问题转换为最大化各级流水线资源利用率问题;在资源限制条件下,基于动态扩增逐层优化的调度算法解决多约束条件优化问题,求解不同层级下的各级流水线基本块的最优排布方案,获得
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 116432575 A
(43)申请公布日 2023.07.14
(21)申请号 202310079077.1
(22)申请日 2023.02.08
(71)申请人 湖南理工学院
地址 414000
文档评论(0)