《微机原理》第5章 存储器.pptVIP

ROM和RAM混合设计（2） 利用EPROM 2764(8K×8位)、SRAM 6264(8K×8位)扩展16K ROM和16K RAM。 ROM和RAM混合设计（3） ROM和RAM混合设计（4） 存储子空间设计。对于CPU为8086的PC机，使用2片 62256（32KB）做RAM，并可实现字传输，地址为0C0000H-0CFFFF，读写信号MEMR#,MEMW#均为低有效。要求： 画出存储系统的结构框图和地址译码电路； ROM和RAM混合设计（4） 第5章 存储器 1、存储器分类 2、随机存取存储器RAM 3、只读存储器 4、CPU与存储器的连接 5、存储器空间的分配和使用 6、 高速缓存(Cache)技术 5.6 高速缓存(Cache)技术 为什么要在CPU和主存之间加Cache “为了提高CPU访问主存的速度”或：“为了解决CPU与主存之间的速度匹配问题”。 为了解决主存与CPU之间的速度匹配，在CPU和主存之间增设一个容量不大，但操作速度很高的存储器--高速缓存。 Cache系统的基本组成 三个组成部分：①Cache模块（SRAM）②主存（DRAM）③Cache控制器 在高速缓存系统中，主存中保存现行程序和数据，Cache中保存着主存的部分副本。 小结 重点： 存储器的分类、特点 存储器与CPU的连接 难点： 存储器与CPU的连接 DRAM芯片的操作时序 第5章 存储器 1、存储器分类 2、随机存取存储器RAM 3、只读存储器 4、CPU与存储器的连接 5、存储器空间的分配和使用 第5章 存储器 1、存储器分类 2、随机存取存储器RAM 3、只读存储器 4、CPU与存储器的连接 5、存储器空间的分配和使用 实现片选控制的三种方式 线选方式 将地址总线的高位地址不经过译码，直接将它们作为片选信号接至各存储芯片的片选输入端，即采用线选方式，根本不需要使用片选译码器。 全译码方式 除了将地址总线的低位地址直接连至各存储芯片的地址线外，将所有余下的高位地址全部用于译码，译码输出作为各存储芯片的片选信号。 部分译码方式 只选用地址总线高位地址的一部分进行译码，以产生各个存储器芯片的片选信号。 部分译码方式 利用EPROM 2732(4K×8位)、SRAM6116 (2K×8位)及译码器74LS138 系统地址总线20位(A0～A19)，数据总线8位(D0～D7)，控制信号为RD、WR、M/IO(低为访问存储器，高为访问I/O接口)。 ROM和RAM混合设计（1） (1) 所需存储芯片数及地址线的分配 16KB ROM需用4片2732构成，8KB RAM需用4片6116构成。 2732容量为4K×8位：用12条地址线作片内地址(A0～A11)；用8条地址线作片外地址(A12～A19)； 6116容量为2K×8位：用11条地址线作片内地址(A0～A10)；用9条地址线作片外地址(A11～A19)。 用74LS138作片选译码器，其输入、输出信号的接法依存储芯片的地址范围要求而定。 (2) 地址范围 第5章 存储器 第五章 存储器 第5章 存储器 1、存储器分类 2、随机存取存储器RAM 3、只读存储器 4、CPU与存储器的连接 5、存储器空间的分配和使用 6、 高速缓存(Cache)技术 学习要求 掌握 半导体存储器的分类、组成及组成部件的作用及工 作原理、读/写操作的基本过程。 掌握 SRAM、DRAM芯片的组成特点、工作过程、典型芯片的引脚信号、了解DRAM刷新的基本概念。 掌握 半导体存储器的主要技术指标、芯片的扩充、CPU与半导体存储器间的连接。 了解Cache的基本概念、特点。 简介 存储器 是计算机的主要组成部分之一，是用来存放程 序和数据的部件，存储器表征了计算机的 “记忆”功能； 存储器的容量和存取速度是决定计算机性能的重要指标。存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强。 存储器的逻辑结构示意图 5-1 存储器分类 (4)还有：ROM，Flash ROM等 (3) 存取速度 存储器的存取速度可用“存取时间”和“存储周期” 这两个时间参数来衡量。 “存取时间”(Access Time)是指从CPU发出有效存储器地址从而启动一次存储器读/写操作，到该读/写操作完成所经历的时间。 “存储周期”(memory cycle)是连续启动两次独立的存储器操作所需的最小时间间隔。 第5章 存储器 1、存储器分类 2、随机存取存储器RAM 3、只读存储器 4、CPU与存储器的连接 5、存储器空间的分配和使用 第5章 存储器