2023年EDA技术及应用考试大纲.docxVIP

《EDA技术及应用》考试大纲 课程类型：专业基础课 课程总课时：72课时 考试对象：合用于本科各专业学生 考试方式：笔试 本课程的性质和任务： 本课程是电类专业的专业基础课，规定学生通过本课程的学习和试验，初步掌握常用EDA工具的使用措施、FPGA的开发技术以及VHDL语言的编程措施。能比较纯熟地使用QuartusII等常用EDA软件对FPGA和CPLD作某些简朴电路系统的设计，同步能很好地使用Verilog HDL语言设计简朴的逻辑电路和逻辑系统，学会行为仿真、时序仿真和硬件测试技术，为现代EDA工程技术的深入学习，ASIC器件设计以及超大规模集成电路设计奠定基础。 二、考试基本规定 1.理解和掌握本课程基本知识、理论；? 2.理解和掌握EDA数字系统设计的基本流程。 3. 运用本课程有关verilog HDL编程基础有关知识点设计某些小型数字系统。 三、考核方式及分值 笔试（120分钟，满分100分） 重要包括：1、客观型试题：（40分） 单项选择题20分 填空题20分 2、主观型试题（60分） 简答题20分 程序设计题30分 考核知识点及考核规定 绪　论　　考核知识点　　（一）EDA技术的涵义及发展历程　　（二）EDA技术的重要内容 （三）EDA工程的设计流程 （四）数字系统的设计流程考核规定 （一）EDA技术的涵义及发展历程 1.识记：EDA技术的涵义。　　2.领会：EDA技术的发展历程。　　（二）EDA技术的重要内容 1.识记：可编程逻辑器件定义、硬件描述语言HDL。　　2.领会：EDA技术的重要内容 （三）EDA工程的设计流程 1.识记：FPGA/CPLD工程设计流程。 2.领会：（1）源程序的编辑和编译；（2）逻辑综合和优化；（3）目的器件的布线、适配；（4）目的器件的编程/下载；（5）硬件仿真/硬件测试。 （四）数字系统的设计流程 1.识记：数字系统的设计措施。 2.领会：数字系统的设计准则。 3.应用：数字系统的设计环节。 　第二章 大规模可编程逻辑器件 考核知识点 （一）可编程逻辑器件概述（二）FPGA主流设计技术和FPGA标识的含义（三）Lattice企业的CPLD和FPGA器件 （四）Altera企业的CPLD和FPGA器件 （五）Xilinx企业的CPLD和FPGA器件 （六）CPLD与FPGA的开发应用选择 考核规定 可编程逻辑器件概述 1.识记：PLD的分类措施 2.领会：（1）PLD的发展历程；（2）常用CPLD和FPGA标识含义。（二）FPGA主流设计技术和发展趋势 1.识记：FPGA主流设计技术包括（SRAM编程技术、Flash/E^2PROM编程技术、反熔丝编程技术） 2.领会：FPGA未来发展趋势（三）Lattice企业的CPLD和FPGA器件 1.识记：（1）ispMACH系列CPLD构造；（2）EC/ECP系列FPGA构造。 （四）Altera企业的CPLD和FPGA器件 1.识记：（1）MAX系列CPLD构造；（2）Cylone3系列FPGA构造；（3）Stratix系列FPGA构造。 （五）Xilinx企业的CPLD和FPGA器件 1.识记：（1）XC9500系列CPLD构造；（2）Virtex2系列FPGA构造； （六）CPLD与FPGA的开发应用选择 1.识记:FPGA的配置流程。 2.领会：（1）CPLD和FPGA的下载接口；（2）CPLD器件的编程电路；（3）FPGA器件的配置电路。　第三章Verilog HDL编程基础考核知识点　　（一）Verilog HDL简介　　（二）Verilog HDL程序概述　　（三）Verilog HDL语言要素　　（四）构造描述语句　　（五）数据流描述语句 （六）行为描述语句 （七）函数与任务 （八）基本逻辑电路 （九）状态机的Verilog HDL设计 考核规定　　（一）Verilog HDL简介 1.识记:常用硬件描述语言对比。 2.领会: Verilog HDL的重要长处 　　（二）Verilog HDL程序概述 1.识记:（1）Verilog HDL程序的基本构造；（2）Verilog HDL程序的描述风格。　　（三）Verilog HDL语言要素 1. 识记：（1）Verilog HDL文字规则；（2）Verilog HDL数据类型；（3）Verilog HDL操作符；（4）编译伪指令。　　（四）构造描述语句 1. 识记：（1）元件实例化语句；（2）门级构造描述。 2.应用：EDA系统进行构造描述。　　（五）数据流描述语句 1.识记：（1）隐式持续赋值语句；（2）显示持续赋值语句。 2.应用：（1）持续赋值的体现式；（2）持续赋值的应用实例。 （六）行为描述语句 1.识记：（1）过