2023年陕西科技大学镐京学院计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）.docxVIP

2023年陕西科技大学镐京学院计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案） 一、选择题 1、有如下C语言程序段： for（k=0；k1000；k++） a[k]=a[k]+32； 若数组a及变量k均为int型，int型数据占4B，数据Cache采用直接映射方式、数据区大小为1KB，块大小位16B，该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为（ ）。 A.1.25% B.2.5% C.12.5% D.25% 2、在一个容量为l28KB的SRAM存储器芯片上，按字长32位编址，其地址范围可从0000H到（ ）。 A.3H B.7H C.7H D.3fH 3、假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B和C三类指令的CPl和执行两种不同序列所含的三类指令条数见下表。则以下结论错误的是（）。 I.序列一比序列二少l条指令 Ⅱ.序列一比序列二的执行速度快 Ⅲ.序列一的总时钟周期数比序列二多1个 Ⅳ.序列一的CPI比序列二的CPI大 A.I、ll B.1、Ⅲ C. ll、1V D.Ⅱ 4、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。该机的MIPS数是（ ）。 A.100 B.200 C.400 D.600 5、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（ ）。 A.外存、主存、Cache、寄存器 B.外存、主存、寄存器、Cache C.外存、Cache、寄存器、主存 D.主存、Cache、寄存器、外存 6、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。请问若全部访问都为读操作，该存储器的数据传输速率为（ ）。 A.114.3MB/s B.126.0MB/s C.133.3MB/s D.144.3MB/s 7、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（ ）。 I.在总线仲裁方式中，独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的 II.在总线仲裁方式中计数器查询方式，若每次计数都从“0”开始，则所有设备使用总线的优先级相等 III.总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用CPU的判优方式 IV.中断判优逻辑既可以通过硬件实现，也可以通过软件实现， A. I，II B. I，III，IV C. I，II，IV D.I，IV 8、在取指操作结束后，程序计数器中存放的是（ ）。 A.当前指令的地址 B.程序中指令的数量 C.下一条指令的地址 D.已经执行指令的计数值 9、组合逻辑控制器和微程序控制器的主要区别在于（ ）。 A.ALU结构不同 B.数据通路不同 C.CPU寄存器组织不同 D.微操作信号发生器的构成方法不同。 10、某计算机的IO设备采用异步串行传送方式传送字符信息，字符信息的格式为：1位起始位、7位数据位、1位检验位、1位停止位。若要求每秒传送480个字符，那么该I/O设备的数据传输率应为（ ）bit/s. A.1200 B.4800 C.9600 D.2400 11、某磁盘的转速为10 000r/min，平均寻道时间是6ms，磁盘传输速率是20MB/s，磁盘控制器延迟为0.2ms，读取一个4KB的扇区所需平均时间约为（ ）。 A.9ms B.9.4ms C.12ms D.12.4ms 12、并行加法器中，每位全和的形成除与本位相加两数数值位有关外，还与（ ）有 A.低位数值大小 B.低位数的全和 C.高位数值大小 D.低位数送来的进位 13、计算机中表示地址时，采用（ ）。 A.原码 B.补码 C.移码 D.无符号数 14、某机器采用16位单字长指令，采用定长操作码，地址码为5位，现已定义60条地址指令，那么单地址指令最多有（ ）条。 A.4 B.32 C.128