8位加法器电路设计全加器设计word格式word格式.docVIP

8位加法器电路设计全加器设计word格式word格式 8位加法器电路设计全加器设计word格式word格式 PAGE/NUMPAGES 8位加法器电路设计全加器设计word格式word格式 项目四8位加法器电路设计 实训目标 经过8位加法器的设计，掌握组合逻辑电路的设计方法。 分别使用原理图和文字编写的方法实现8位加法器的设计，经过电路的仿真和硬件考证，进一步掌握原理图设计与文本设计的过程。 实训步骤 采纳原理图编写法，采纳AlteraMAX+PLUSII的MF函数里面调用8位全加器宏函 数8fadd实现电路设计。编程器件型号选择ACE1k系列的EP1K30TC144-3。达成 项目编写及功能仿真。 采纳文本编写法，即利用VHDL语言描绘8位加法器，4位加法器的参照代码以下。 而后对其进行编译，编程器件型号选择ACE1k系列的EP1K30TC144-3，达成程序仿真，记录仿真数据。 3)由两个并行的4位加法器级联而成。采纳原理图编写发或许文本编写法实现 加器电路。并经过仿真考证。  8位全 3.实训数据 原理图编写法设计的8位加法器的电路。 原理图编写法仿真结果。简述仿真波形的意义。 A[8..1]B[8..1]—输出端Cout—进位端 步骤2、步骤3选做一种，记录电路图或程序。libraryieee; useadder8bitis port(cin:instd_logic; a