iic总线学习心得.docVIP

PAGE / NUMPAGES ?主控端 —　为启动数据传送 (SＴART 指令)、产生时钟 (SＣＬ) 信号并中止数据传送 （SＴＯＰ指令） 的器件，主控端必须是传送端或接收端。从属端 － 由主控端定址的器件。从属端可以扮演接收端或发送端的角色.多重主控端 - 在总线上可同时存一个以上的主控端,并且不会造成冲突或数据遗失。通常来说运用　biｔ—ｂanged 软件的主控端并不具有多重主控端能力，I2C 总线控制器提供了一个将多重主控端硬件 I2C 连接端口加入到 DSＰ　或　ASIＣ　的简单方法。仲裁机制 - 预先定义在特定时间内只有一个主控端能够取得总线控制权.?同步 —　预先将二个或二个以上的主控端时钟信号予以同步化的定义程序。SDA　—　串行数据信号线　（Seｒial DAｔａ）?SCL　－ 串行时钟信号线 (Ｓerｉaｌ CLock） 目标器件的 I2C　地址在第一个位组中送出，而这个起始位组中最不重要位 (LSＢ） 则用来表明主控端将进行发送 （写入) 数据或由接收端接收 （读取） 数据，称为从属器件，每笔数据交换必须以 ＳＴAＲT 指令开头,并以 ＳTＯP　或 RESＴART 情况结束.如果同一个 I2C　总线上有两个主控端,且同时发出 ＳTAＲT 指令要控制总线时，那么就会以仲裁机制处理。当主控端，如微控器，已经控制总线时，其他的主控端必须等到第一个主控端送出 ＳTＯP 指令,并且将总线回复闲置状态时,才能控制总线。 总线数据传送术语 F （FＲEＥ) - 总线为可用或闲置状态，这时　SDA 串行数据线与 SCL 串行时钟均为高电位状态。S　（SＴART) 或 Ｒ (RESＴART) — 数据传送是以 STＡRT 情况开始,这时　SDA 串行数据线的电压位准会从高电位转变为低电位，而 SＣL 串行时钟则保持在高电位，当这个情况发生时，代表了总线进入忙碌 (BUＳＹ)　状态.C　（ＣＨAＮGE） - 当　SCL　串行时钟数据线为低电位时，数据位就可以由发送端放置到 SDＡ 串行数据在线，在这段时间内，只要 ＳＣL　串行时钟一直维持在低电位状态，ＳＤA 可以改变它的状态。D （ＤＡＴA） －　ＳDＡ 串行数据在线高或低电位的数据在 ＳCL 串行时钟线处于高位准时，在整个传输过程中时钟必须稳定维持在高电位以避免错误判读为 ＳTＡRT　或 STＯP 情况。?Ｐ (STOP）　－ 数据传输在收到　SＴOＰ　指令时结束,这时候　SDA　串行数据线的位准由低电位回复到高电位，而 ＳCL　串行时钟线则维持在高电位,一但数据传送结束后，总线会在自动回复到可用状态.　 电位转换 I2C　 ? 由于新的　I2C 器件以各种不同的电压运作，因此飞利浦半导体开发出一个解决方案，几乎不需要任何额外的动作或成本就能使不同电源电压的 I2C 器件拥有完整的双向数据传输电路，只要在 I2Ｃ　总线的不同电压位准间加上两颗低成本的晶体管，将电位转换器两端总线上的逻辑电压位准加以隔离,这样的安排同时也让这个电压转换电路可以用来隔离总线上已经断电的装置，使连上电源的 I2C 器件持续正常运作，这些电位转换功能也可以由低成本电位转换总线缓冲器或 GTL 转换器件来达成，I2C 总线规格也拓展到运作电压在　2.7 Ｖ 以下的器件，确保　I2C 总线在迈入新世纪时仍是新一代系统串行总线的最佳选择。　 高速模式　I2C 总线 高速串行存储器与混合技术电信系统的发展使得总线必须在不同电源电压下高速运作，而 Ｉ2C 总线高速 （High speｅd)　模式 (3。4ＭＨｚ） 正好可以满足这些需求，在完全不影响与现有的(Stａｎdaｒｄ)　与快速 (Fast）　模式器件的兼容性，并保留低成本、简易的特色，不需任何特殊逻辑电位、时序或驱动能力。高速模式主控端内特别设计的桥接器结构可以让快速与标准模式器件在同一个 I2Ｃ 总线系统中双向通信,在必要时主控端也可以进行双向电位转换，以支持各种不同电源电压的器件,这种高速模式通常只出现在需要传送大量的数据的器件上，如　LＣD　显示屏、高位数 ADＣ 或高容量　EＥPROM 等，其他大多数的维护与控制应用则以 100kHz 速度运作的 I2Ｃ 总线为主。　 10－biｔ Ｉ2Ｃ　定址机制 1０—ｂit I2Ｃ 定址可以使用高达　10２4 个额外地址，避免因 I2C 器件快速增加所带来的从属地址分配问题.它并未改变　I2C 总线规格中所定义的地址格式,而是使用现有规格中所保留的地址.1０—ｂit 定址并不会影响现有的 7—bｉt 定址功能,采用 7—biｔ 与 10—ｂｉt 定址的器件可以连接到相同的 I2C　总线上，而两种形式的器件也可以使用在标准、快速或高速模式系统中,虽然多数的 I2C 器件都还是采用