加法器实验报告.docxVIP

加法器实验报告 ————————————————————————————————作者： ————————————————————————————————日期： ? 实验三加法器的设计与仿真 一、实验目的 ?熟悉ＱuａrtｕsⅡ仿真软件的基本操作,用逻辑图和VHDL语言设计加法器并考证。 二、实验内容 ?1、熟悉QuartuｓⅡ软件的基本操作,认识各样设计输入方法（原理图设计、文本设计、波 形设计） ?２、用逻辑图和VHDL语言设计全加器并进行仿真考证； ?3、用设计好的全加器组成串行加法器并进行仿真考证; 4、用逻辑图设计４位先前进位全加器并进行仿真考证; 三、实验原理 全加器 全加器英文名称为full-adｄeｒ，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器能够办理低位进位，并输出本位加法进位。多个一位全加器进行级联能够获得多位全加器。 用途：实现一位全加操作 逻辑图 真值表 XYCINSCOＵT 00０0０ 0011０ 01010 0110１ 100１0 1010１ 11００1 1111１ 利用与或门设计的全加器，它只能做一位的加法,先预想好它的功能,写出真值表，就能够根据这些来设计电路了。 四位串行加法器 逻辑图 利用全加器的组合实现4位串行加法器，全加器只能对一位进行操作，将每一位的结果传给下一位,就能够实现4位的加法器。 ３．74283: