电子科大微嵌演示文稿.pptVIP

简单复习。 M行Nbit，一次输出Nbit内容。 简单讲述地址选通过程。解释系统可访问的所有地址数目为2的N次方。 字线用于表示地址选通的线 位线用于传输每一位的数据。 介绍浮栅的作用，10年的保存时间表示其是非易失性，不是永久性的。 EPROM利用浮栅MOS构成，和普通P沟道增强型MOS相似，只是栅极没有引出端，而被SiO2绝缘层包围，所以称浮栅。 浮栅可以很好保存电荷。器件工作的常态为截止状态 (无沟道)，是截止的。 当源-漏电压Vds足够大 (如-30V) 时, 发生雪崩注入后才导通。存储在浮栅中的电子可用紫外光照射来释放。 N沟道、P沟道 增强型、耗尽型 其中增强型常见。 N沟道常见 P沟道价格昂贵，特殊场合使用。 N沟道中栅极加正点，电子受到吸引，堆积在d、s之间形成n沟道。 可保存信息20年。 源漏极接地，控制极加高压，给浮栅充入电子。漏极加高压控制极接地，可释放浮栅中的电子。 存取速度决定总线访问存取器的等待时间。 存储器容量以Byte为单位。 位宽以bit为单位。 映像规则：用于确定一个新的块（页）被调入本级存储器时应放在什么位置上。 查找规则：用于确定需要的块（页）是否存在本级存储器中以及如何查找。 替换规则：用于确定本级存储器不命中且已满时应替换哪一块（页）。 更新规则：用于确定写数据时应进行的操作 实现分层技术，需要进行地址映射。确定所需数所在位置。 中间过程对程序员透明，程序员可以不管缓存过程中的处理过程。 主存和辅存 当前计算机系统命中率可达到99%。 回忆MXN的存储器。 M表示其地址。 N表示其位宽。N通常为32位，32位机性能可得到有效利用。 半字为2个字节 单字为4个字节 双字为8个字节 上图为8字节对齐，即一次存取64bit内容。N=64 举例如何储存。 0xFF 0xABCD 0 引入地址映射的原因：将大型的程序分成小片段载入内存运算，完成后再读入新的程序。P158 虚拟内存利用次级存储器扩展物理存储器容量，程序员不需要关心当前使用的内存片段的管理任务。 应用程序可以使用代码段，数据段，堆栈段等段组织形式，将程序中不同功能的数据保护起来。 举例说明，程序中存在某指令寻址操作数，地址为0为虚拟地址，0基地址，0x16为偏移地址。 通过页表找到真实基地址，可得0x6000。该地址加上偏移地址得真实地址为0x6016。 这样设计结构简单，效率高。 程序员不需要知道具体内存放置的位置，减轻程序的难度。 如M=64K，N=1即为64K*1芯片。 多个存储芯片组合成存储模块 多个存储模块组合成存储体 存储模块组成存储体的方法多样，可并行存储器，可多端口存储，相联存储。 回忆MXN的存储器。 M表示其地址。M = 2^L N表示其位宽。 继续考虑实现64K*8bit的存储模块。 每一片存储芯片中M为64K，N为1，一次读取1bit。 为了达到一次读取8bit的目的，将8个芯片合并起来。 简述其过程。若单个芯片为64K*2如何连接？ 字扩展的主要目的是通过增加地址总线扩展可以访问的地址数目。 每片芯片需要13条地址先，将13条低位地址连到芯片上，高位地址用于译码片选。 此时位线可并联。 简述过程。 cache——旁路读出式 【例5.1】 某微机存储器系统由一级cache 和主存组成。已知主存的存取时间为80 ns，cache 的存取时间为6 ns，cache的命中率为85%，试求该存储系统的平均存取时间。 ta =6 ns×85%+80 ns×(1-85%)=5.1+12=17.1 ns cache的命中率与cache 的大小、替换算法、程序特性等因素有关。 cache未命中时CPU还需要访问主存，这时反而延长了存取时间。 当前第30页\共有55页\编于星期六\9点 回顾存储器组成 读 写 控 制 逻 辑 R/W CE 数 据 缓 冲 器 （三 态 双 向） d0 d1 dN-1 … D0 D1 DN-1 … 字线0 字线M-1 0,0 0,N-1 M-1,0 M-1,N-1 … …… …… 地址译码器 a0 a1 aM-1 … … A0 A1 AL-1 地址寄存器 … … D0 DN-1 位线 0 位线 N-1 D0 DN-1 当前第31页\共有55页\编于星期六\9点 small endianness 当前第32页\共有55页\编于星期六\9点 不同宽度数据的存储方式 按整数边界对齐存储可以保证访存指令的速度 按任意边界对齐存储可以保证存储空间的利用 * /54 当前第33页\共有55页\编于星期六\9点 存储器的地址映射 地址映射也叫地址重定位，指将用户程序中的逻辑地址，转换为