24小时数字钟报告.docVIP

- . z 24小时数字钟的设计与仿真报告 目 录 TOC \o 1-3 \h \z \u 目录 1 前言 2 内容摘要 2 设计要求 2 第一章方案设计 3 第二章硬件设计及仿真 4 2.1振荡器的设计 4 2.2分频器的设计 5 2.3时间计数器的设计 6 六十进制计数器 6 二十四进制计数器 8 2.4译码器与显示器的设计 9 2.5校时电路 9 第三章电路的总体设计 11 第四章元器件清单及局部芯片介绍 13 4.1元器件清单 13 4.2局部芯片功能介绍 14 4.2.1 74LS90N 14 4.2.2 555 15 第五章总结 17 附录参考文献 19 一、实训工程任务 应用所学数字电路知识，熟练应用中小规模集成电路，完成24小时数字钟的设计与仿真。具体功能如下：应用数码管分别显示时分秒。 二、24小时数字钟框图 数字钟是一个将“ 时〞，“分〞，“秒〞显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个根本的数字钟电路主要由译码显示器、“时〞，“分〞，“秒〞，“星期〞计数器、校时电路、报时电路和振荡器组成。数字钟实际上是一个对标准频率〔1HZ〕进展计数的计数电路。由于计数的起始时间不可能与标准时间〔如时间〕一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 2 2 3 5 9 5 9 BCD码译 BCD码译 BCD码译 时计数器十位、个位 秒计数器十位、个位 分计数器十位、个位 输入信号 三、芯片资料 1.74LS160功能介绍 CLK是脉冲输入；RCO十进位信号输出端；ENP和ENT是计数器工作状态端；CLR是异步清零端；LOAD是置数端；VCC界、接正点元；GND接地；A~D是数据输入端，QA~QD是计数器状态输出端。电源电压5V，输入电压5V。其状态表如下所示： 输 入 输 出 注 CLR LD ENT ENP CLK A B C D QAn+1 QBn+1 Q+1 QDn+1 CO 0 1 1 1 1 * 0 1 1 1 * * 1 0 * * * 1 * 0 * ↑ ↑ * * * a * * * * b * * * * c * * * * d * * * 0 0 0 0 a b c d 计 数 保 持 保 持 0 0 清零 置数 2、74LS48功能介绍 采用7448七段译码器。其中A，B，C，D——BCD码输入端； Qa,Qb,Qc,Qd,Qe,Qf,Qg—译码输出端，输出0有效，用来驱动共阴极LED数码管；LT——测试输入端，LT=0时，译码输出全为“1〞；BI〔RBO〕—灭灯输入端；。RBI是灭零输入端。其引脚如下： 四、整体电路 五、电路分析 2.分、秒计时电路及显示局部 在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160D的反响置数法来实现十进制功能和六进制功能，根据74LS160D的构造把输出端的0110〔十进制为6〕用一个与非门74LS00引到CLR端便可置0，这样就实现了六进制计数。 由两片十进制同步加法计数器74LS160级联产生，采用的是异步清零法。 显示局部用的是七段数码管和两片译码器74LS48D。 3. 时计时电路及显示局部 由两片十进制同步加法计数器74LS160级联产生，采用的是同步置数法 3、当分钟计数器到59时，他的终止信号就会使能小时计数，小时计数器每小时改变一次状态。小时计数器是由十进制计数器、触发器和一些逻辑电路门构成的。十进制计数器产生数字0到9，用于小时显示个位。由于小时显示需要数字1到12，因此其十位只能是0或者1。当十进制计数器从9计数到0，触发器就在时钟的作用下进入置位状态，使其十位数变成1。在触发以后，十进制计数器计数为0，小时显示就会显示10。当分钟计数器从59计数到00时，小时的十进制计数器就会向前计数为1，小时显示器将显示11。当分钟计数器再次从59计数到00时，小时的十进制计数器就会向前计数为2，小时显示12。当分钟计数器再次从59计数到00时，小时显示器正处于计数为12的状态，这时触发就会复位，小时的十进制计数器将计数为1。 4、用74LS48驱动7448七段译码器 3.3 译码及驱动显示电路 译码电路的功能是将“秒〞、“分〞、“时〞计数器的输出代码进展翻译，变成相应的数字。用