cpu设计实验报告.doc

计算机组成原理 实验报告 组长 汪 灿 学号 2013302530054 班号 信安二班 成员 龚玉凤 学号 2013302530021 班号 信安一班 时间 2015年5月 试验目的 1. 融会贯通本实验课程所教授的知识，通过知识的综合应用，加深对CPU系统各模块的工作原理及相互联系的认识； 2. 学习设计和调试CPU的基本步骤和方法，基本熟悉现代EDA（Electronic Design Automation）技术设计电子系统的流程和方法； 3. 培养科学研究的独立工作能力，取得CPU设计与组装调试的实践和经验。 实验任务 1. 熟悉开发工具、开发流程和实验平台； 2. 以实验教程（参考书1）第1章的通用寄存器组为基础，设计一个包含8个寄存器的通用寄存器组； 3. 以实验教程（参考书1）第2章的实验CPU为基础，或者完全按自己的设计，按要求（见下页）设计一个新的实验CPU； 4. 针对任务3，按要求（见后面）撰写实验报告。 设计方案 指令格式 指令 指令格式 指令 类型 指令说明 ADD DR,DATA 000000DRSR 加 运 算 指 令 DR+DATA-DR DATA ADD DR, SR 000001DRSR DR+SR-DR ADC DR,DATA 000010DRSR DR+DATA+c-DR DATA ADC DR,SR 000011DRSR DR+SR+c-DR INC DR 000100DRSR DR+1-DR SUB DR,DATA 001000DRSR 减 运算 指令 DR-DATA-DR DATA SUB DR,SR 001001DRSR DR-SR-DR SBB DR,DATA 001010 DR-DATA+c-DR DATA SBB DR,SR 001011DRSR DR-SR+c-DR DEC DR 001100DRSR DR-1-DR CMP DR, DATA 001101DRSR DR-DATA-DR 但不输出结果 DATA CMP DR, SR 001110DRSR DR-SR-DR 但不输出结果 AND DR,DATA 010001DRSR 逻 辑 运 算 指 令 DR AND DATA-DR DATA AND DR,SR 010010DRSR DR AND SR-DR OR DR,DATA 010 011DRSR DR OR DATA-DR DATA OR DR,SR 010100DRSR DR OR SR-DR NOT DR 010101DRSR NOT DR-DR TEST DR,DATA 010110DRSR DR AND DATA-DR但不输出结果 DATA TEST DR,SR 010111DRSR DR AND SR-DR但不输出结果 SLL DR 011000DRSR Sll DR-DR SLR DR 011001DRSR SLR DR-DR MOV DR,DATA 101000DRSR 传 送 指 令 (到 DR) DATA-DR DATA MOV DR,SR 101001DRSR SR-DR MOV DR,ADDR 101010DRSR [ADDR]-DR DATA MOV DR, [SR] 101011DRSR [SR]-DR MOV ADDR,SR 110000DRSR 传 送 指 令 (到 MEM) SR-[ADDR] ADDR MOV [DR],DATA 110010DRSR DATA-[DR] DATA MOV [DR],SR 110011DRSR SR-[DR] JC ADDR 111000**** 条 件 转 移 指 令 If c=1;Addr-pc ADDR JC[DR] 111001DRSR If c=1;[DR]-pc JZADDR 111010**** If z=1,Addr-pc ADDR JZ [DR] 1110 11DRSR If z=1,[DR]-pc JMP ADDR 111100**** 直接转移 指令 Addr-pc ADDR JMP [DR] 111101DRSR [DR]-pc CLC 111110**** 标志控制指令 C=0 STC 111111**** C=1 指令系统说明： 有四个通用寄存器，R1，